- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄367822 > PCI9060ES (Electronic Theatre Controls, Inc.) 12O COMPATIBLE PCI BUS MASTER INTERFACE CHIP FOR ADAPTERS AND EMBEDDED SYSTEMS PDF資料下載
參數(shù)資料
| 型號： | PCI9060ES |
| 廠商： | Electronic Theatre Controls, Inc. |
| 英文描述： | 12O COMPATIBLE PCI BUS MASTER INTERFACE CHIP FOR ADAPTERS AND EMBEDDED SYSTEMS |
| 中文描述： | 12O兼容的PCI總線主控接口芯片的適配器和嵌入式系統(tǒng) |
| 文件頁數(shù)： | 28/192頁 |
| 文件大小： | 1551K |
| 代理商： | PCI9060ES |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁當前第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁
SECTION 3
PCI 9080
FUNCTIONAL DESCRIPTION
PLX Technology, Inc., 1997
Page 19
Version 1.02
PCI Configuration Address Register for Direct
Master to PCI IO/CFG
PCI Base Address
3.6.1.1 Decode
The Range register specifies the local address bits to
use for decoding a Local to PCI access. The local
processor can perform only memory cycles. Therefore,
the Local Base Address for Direct Master to PCI Memory
Register is used to decode an access to PCI memory
space and the Local Base Address for Direct Master to
PCI IO/CFG Register is used to decode an access to
PCI I/O space or PCI bus configuration cycle access.
3.6.1.2 FIFOs
For Direct Master memory access to the PCI bus, PCI
9080 has a 32 Lword (128 byte) write FIFO and a 16
Lword (64 byte) read FIFO. FIFOs enable the local bus
to operate independently of the PCI bus and allows high-
performance bursting on local and PCI buses. In a Direct
Master Write, the local processor (Master) writes data to
PCI (Slave). In a Direct Master Read, the local processor
(Master) reads data from PCI (Slave). Figure 3-6 and
Figure 3-7 illustrate the FIFOs during a Direct Master
Write and Read.
)8
9:
&(); <)
-.
)=>) ;
-.
; >; );
; ,<; >
)
Figure 3-6. Direct Master Write
)8
9:
&(); <
);
-.
)=>) ; ;
-.
; >; ,<
; )
>
Figure 3-7. Direct Master Read
3.6.1.3 Memory Access
The local processor can read or write to the PCI
memory. PCI 9080 converts the local read/write access.
The Local Address space starts from the Direct Master
Local Base Address up to the range. Remap (PCI Base
Address) defines the PCI starting address.
Writes
—PCI 9080 continues to accept writes and return
READYo# until write FIFO is full. It then holds off
READYo# until space becomes available in the write
FIFO. A programmable Direct Master FIFO “almost full”
status output is provided (DMPAF#).
Reads
—PCI 9080 holds off READYo# while gathering
an Lword from the PCI bus. Programmable prefetch
modes are available if prefetch is enabled: prefetch, 4, 8,
16, or continuous until Direct Master cycle ends. The
read cycle is terminated when the local BLAST# input is
asserted. Unused read data is flushed from the FIFO.
PCI 9080 does not prefetch read data for single cycle
Direct Master reads (local BLAST# input asserted during
first data phase). In this case, PCI 9080 reads a single
PCI Lword.
For Direct Master single cycle reads, PCI 9080 asserts
the same PCI bus byte enables as asserted on the local
bus.
For multiple cycle reads, PCI 9080 reads entire Lwords
(all PCI byte enables are asserted), regardless of local
byte enables.
If the prefetch limit bit DMPBAM (PCI:28h)(LOC:A8h)
(refer to Table 4-43[11]) is enabled, PCI 9080 does not
prefetch past a 4K boundary. Also, the local side must
not cross a 4K boundary during a burst read.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| PCI9060SD | 12O COMPATIBLE PCI BUS MASTER INTERFACE CHIP FOR ADAPTERS AND EMBEDDED SYSTEMS |
| PCI950PT | PC Card Support |
| PCI9656-AC66BI | Controller Miscellaneous - Datasheet Reference |
| PCIB40 | PC(ISA)BUS I/O CARD |
| PCICLOCKGEN_R001 | AMD Alchemy? Solutions Au1500? PCI Clock Generation? |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| PCI9060ESF | 功能描述:數(shù)字總線開關(guān) IC PCI Bus Interface RoHS:否 制造商:Texas Instruments 開關(guān)數(shù)量:24 傳播延遲時間:0.25 ns 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 封裝 / 箱體:TSSOP-56 封裝:Reel |
| PCI9060ESREV1 | 制造商:PLX Technology 功能描述: |
| PCI9060SD | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:12O COMPATIBLE PCI BUS MASTER INTERFACE CHIP FOR ADAPTERS AND EMBEDDED SYSTEMS |
| PCI9060SD-1AF | 功能描述:數(shù)字總線開關(guān) IC PCI Bus Interface RoHS:否 制造商:Texas Instruments 開關(guān)數(shù)量:24 傳播延遲時間:0.25 ns 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 封裝 / 箱體:TSSOP-56 封裝:Reel |
| PCI9080 | 制造商:PLX 制造商全稱:PLX 功能描述:I2O Compatible PCI Bus Master I/O Accelerator Chip |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。