- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄367822 > PCI9060ES (Electronic Theatre Controls, Inc.) 12O COMPATIBLE PCI BUS MASTER INTERFACE CHIP FOR ADAPTERS AND EMBEDDED SYSTEMS PDF資料下載
參數(shù)資料
| 型號： | PCI9060ES |
| 廠商： | Electronic Theatre Controls, Inc. |
| 英文描述： | 12O COMPATIBLE PCI BUS MASTER INTERFACE CHIP FOR ADAPTERS AND EMBEDDED SYSTEMS |
| 中文描述： | 12O兼容的PCI總線主控接口芯片的適配器和嵌入式系統(tǒng) |
| 文件頁數(shù)： | 101/192頁 |
| 文件大?。?/td> | 1551K |
| 代理商： | PCI9060ES |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁當前第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁
SECTION 5
PCI 9080
PIN DESCRIPTION
PLX Technology, Inc., 1997
Page 92
Version 1.02
Table 5-5. Local Bus Mode and Processor Independent Interface Pin Description
Symbol
Signal Name
Total
Pins
Pin
Type
Pin
Number
Function
ADMODE
Address Decode
Mode
1
I
20
Determines how S[2:0] are used to access the PCI 9080 internal
registers.
BIGEND#
Big Endian Select
1
I
48
Can be asserted during the local bus address phase of a Direct
Master transfer or a configuration register access to specify use of Big
Endian byte ordering. Big Endian byte order for Direct Master
transfers or configuration register accesses is also programmable
through configuration registers.
BPCLKo
Buffered PCI Clock
Output
1
O
TP
8 mA
168
Provides a buffered PCI clock output.
BREQ
Bus Request
1
I
169
Asserted to indicate a local bus master requires the bus. If enabled
through the PCI 9080 configuration registers, PCI 9080 releases the
bus during a DMA transfer if this signal is asserted.
BREQo
Bus Request Out
1
O
TP
8 mA
21
Asserted to indicate the PCI 9080 requires the bus to perform a direct
PCI to local bus access while a Direct Master access is pending on
the local bus. It can be used with external logic to generate backoff to
a local bus master. Its operational parameters are set up through the
PCI 9080 configuration registers.
BTERMo#
Burst Terminate Out
1
O
DTS
8 mA
28
Asserted, along with READYo#, to request the break up of a burst
and the start of a new address cycle (Abort only).
DACK[1:0]#
DMA Acknowledge
Outputs
2
O
TP
8 mA
25, 30
When a channel is programmed through the configuration registers to
operate in demand mode, its DACK output indicates a DMA transfer is
being executed. DACK0# corresponds to PCI 9080 DMA Ch 0 and
DACK1# to DMA Ch 1.
DMPAF#
Direct Master
Programmable Almost
Full
1
O
TP
8 mA
8
Direct Master write FIFO almost full status output. Programmable
through a configuration register.
DP[3:0]
Data Parity
4
I/O
TS
8 mA
12-15
Parity is even for each of up to 4 byte lanes on the local bus. Parity is
checked for writes to the PCI 9080 or reads by the PCI 9080. Parity is
generated for reads from the PCI 9080 or writes by the PCI 9080.
DREQ[1:0]#
DMA Request Inputs
2
I
24, 29
When a channel is programmed through the configuration registers to
operate in demand mode, its DREQ input serves as a DMA request.
DREQ0# corresponds to PCI 9080 DMA Ch 0 and DREQ1# to DMA
Ch 1.
LDSHOLD
Direct Slave HOLD
Request
1
O
TP
8 mA
165
Asserted concurrent with LHOLD to indicate the PCI 9080 is
requesting use of the Local Bus in order to perform a Direct Slave
transfer.
LINTi#
Local Interrupt In
1
I
151
When asserted low, causes a PCI interrupt.
LINTo#
Local Interrupt Out
1
O
TP
8 mA
152
Synchronous level output that remains asserted as long as an
interrupt condition exists. If an edge level interrupt is required,
disabling and then enabling local interrupts though the Interrupt
Control/Status Register (refer to Table 4-58) creates an edge if an
interrupt condition still exists or a new interrupt condition occurs.
LLOCKo#
Bus Lock
1
O
TP
8 mA
7
Indicates an atomic operation for a Direct Slave PCI to local bus
access may require multiple transactions to complete.
LRESETi#
Local Reset Input
1
I
150
Resets the local bus portion of the PCI 9080, the local configuration
registers and the DMA configuration registers. Also causes local reset
output to be asserted.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| PCI9060SD | 12O COMPATIBLE PCI BUS MASTER INTERFACE CHIP FOR ADAPTERS AND EMBEDDED SYSTEMS |
| PCI950PT | PC Card Support |
| PCI9656-AC66BI | Controller Miscellaneous - Datasheet Reference |
| PCIB40 | PC(ISA)BUS I/O CARD |
| PCICLOCKGEN_R001 | AMD Alchemy? Solutions Au1500? PCI Clock Generation? |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| PCI9060ESF | 功能描述:數(shù)字總線開關(guān) IC PCI Bus Interface RoHS:否 制造商:Texas Instruments 開關(guān)數(shù)量:24 傳播延遲時間:0.25 ns 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 封裝 / 箱體:TSSOP-56 封裝:Reel |
| PCI9060ESREV1 | 制造商:PLX Technology 功能描述: |
| PCI9060SD | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:12O COMPATIBLE PCI BUS MASTER INTERFACE CHIP FOR ADAPTERS AND EMBEDDED SYSTEMS |
| PCI9060SD-1AF | 功能描述:數(shù)字總線開關(guān) IC PCI Bus Interface RoHS:否 制造商:Texas Instruments 開關(guān)數(shù)量:24 傳播延遲時間:0.25 ns 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 封裝 / 箱體:TSSOP-56 封裝:Reel |
| PCI9080 | 制造商:PLX 制造商全稱:PLX 功能描述:I2O Compatible PCI Bus Master I/O Accelerator Chip |
發(fā)布緊急采購，3分鐘左右您將得到回復。