參數(shù)資料
型號： PCI9060ES
廠商： Electronic Theatre Controls, Inc.
英文描述： 12O COMPATIBLE PCI BUS MASTER INTERFACE CHIP FOR ADAPTERS AND EMBEDDED SYSTEMS
中文描述： 12O兼容的PCI總線主控接口芯片的適配器和嵌入式系統(tǒng)
文件頁數(shù)： 19/192頁
文件大?。?/td> 1551K
代理商： PCI9060ES
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁當(dāng)前第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁
SECTION 2
PCI 9080
BUS OPERATION
PLX Technology, Inc., 1997
Page 10
Version 1.02
Table 2-11. Upper Lword Lane Transfer
Burst Order
Byte Lane
Byte 0 appears on Local Data [31:24]
Byte 1 appears on Local Data [23:16]
Byte 2 appears on Local Data [15:8]
First Transfer
Byte 3 appears on Local Data [7:0]
Figure 2-2. Big/Little Endian—32 Bit Local Bus
2.2.3.8.2 16 Bit Local Bus—Big Endian Mode
For a 16 bit local bus, PCI 9080 can be programmed to
use the upper or lower word lane. Byte lanes and burst
order are listed in Table 2-12 and Table 2-13 and
illustrated in Figure 2-3.
Table 2-12. Upper Word Lane Transfer
Burst Order
Byte Lane
Byte 0 appears on Local Data [31:24]
First Transfer
Byte 1 appears on Local Data [23:16]
Byte 2 appears on Local Data [31:24]
Second Transfer
Byte 3 appears on Local Data [23:16]
Table 2-13. Lower Word Lane Transfer
Burst Order
Byte Lane
Byte 0 appears on Local Data [15:8]
First Transfer
Byte 1 appears on Local Data [7:0]
Byte 2 appears on Local Data [15:8]
Second Transfer
Byte 3 appears on Local Data [7:0]
Figure 2-3. Big/Little Endian—16 Bit Local Bus
2.2.3.8.3 8 Bit Local Bus—Big Endian Mode
For an 8 bit local bus, PCI 9080 can be programmed to
use the upper or lower byte lane. Byte lanes and burst
order are listed in Table 2-14 and Table 2-15 and
illustrated in Figure 2-4.
Table 2-14. Upper Byte Lane Transfer
Burst Order
Byte Lane
First transfer
Byte 0 appears on Local Data [31:24]
Second transfer
Byte 1 appears on Local Data [31:24]
Third transfer
Byte 2 appears on Local Data [31:24]
Fourth transfer
Byte 3 appears on Local Data [31:24]
Table 2-15. Lower Byte Lane Transfer
Burst Order
Byte Lane
First Transfer
Byte 0 appears on Local Data [7:0]
Second Transfer
Byte 1 appears on Local Data [7:0]
Third Transfer
Byte 2 appears on Local Data [7:0]
Fourth Transfer
Byte 3 appears on Local Data [7:0]
相關(guān)PDF資料
PDF描述
PCI9060SD 12O COMPATIBLE PCI BUS MASTER INTERFACE CHIP FOR ADAPTERS AND EMBEDDED SYSTEMS
PCI950PT PC Card Support
PCI9656-AC66BI Controller Miscellaneous - Datasheet Reference
PCIB40 PC(ISA)BUS I/O CARD
PCICLOCKGEN_R001 AMD Alchemy? Solutions Au1500? PCI Clock Generation?
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
PCI9060ESF 功能描述:數(shù)字總線開關(guān) IC PCI Bus Interface RoHS:否 制造商:Texas Instruments 開關(guān)數(shù)量:24 傳播延遲時間:0.25 ns 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 封裝 / 箱體:TSSOP-56 封裝:Reel
PCI9060ESREV1 制造商:PLX Technology 功能描述:
PCI9060SD 制造商:未知廠家 制造商全稱:未知廠家 功能描述:12O COMPATIBLE PCI BUS MASTER INTERFACE CHIP FOR ADAPTERS AND EMBEDDED SYSTEMS
PCI9060SD-1AF 功能描述:數(shù)字總線開關(guān) IC PCI Bus Interface RoHS:否 制造商:Texas Instruments 開關(guān)數(shù)量:24 傳播延遲時間:0.25 ns 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 封裝 / 箱體:TSSOP-56 封裝:Reel
PCI9080 制造商:PLX 制造商全稱:PLX 功能描述:I2O Compatible PCI Bus Master I/O Accelerator Chip
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*