- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄45193 > MB91F467PAPMC-GSE2 (FUJITSU LTD) RISC MICROCONTROLLER, PQFP176 PDF資料下載
參數(shù)資料
| 型號： | MB91F467PAPMC-GSE2 |
| 廠商： | FUJITSU LTD |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | RISC MICROCONTROLLER, PQFP176 |
| 封裝： | 24 X 24 MM, 0.50 MM PITCH, LEAD FREE, PLASTIC, LQFP-176 |
| 文件頁數(shù)： | 161/200頁 |
| 文件大小： | 6566K |
| 代理商： | MB91F467PAPMC-GSE2 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁當(dāng)前第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁
MB91460P Series
DS07-16615-2E
63
If a conversion is finished and the data of the previous conversion has not been read out before, previous data
would be overwritten. To avoid this problem, the next conversion data is not stored in the data registers until the
previous value has been read out (e.g. by DMA). A/D conversion halts during this time and the PAUS flag is set.
A/D conversion restarts when the ADC interrupt flag ADCR1.INT is cleared.
The register protection function depends on the conversion mode and the setting of ADCR2.INTE2:
6.6.1.
Protection of ADCD0...31
In continuous mode with INTE2==1, PAUS is set when data of the start channel (set by ADSCH) is ready for
writing to the registers, but IRQ2 (End of Scan interrupt) is already active.
Example: Start channel =4, end channel=7, continous mode, ADCS1.INTE=0, ADCS2.INTE2=1
Start by CPU --> convert channel 4 + safe data to ADCD4,
convert channel 5 + safe data to ADCD5,
convert channel 6 + safe data to ADCD6,
convert channel 7 + safe data to ADCD7 ---> End of Scan interrupt (IRQ2),
convert channel 4 + set PAUS (protect ADCD4...7).
After the CPU or DMA have read the data registers and cleared IRQ2, the scan conversion continues.
6.6.2.
Protection of ADCR
In the other modes or if INTE2==0, PAUS is set when data of any channel is ready for writing to the registers,
but IRQ (End of Conversion) is active. Because in this mode the protection function is active after each single
conversion, the ADCR register is protected.
7.
ADC Interrupt Generation and DMA Access
There are 2 ADC interrupt sources: End of Conversion and End of Scan.
7.1.
End of Conversion
The End of Conversion (EoC) interrupt is enabled by ADCS1.INTE bit and is compatible to the A/D converts in
old devices of MB91460 series. If EoC is enabled, it appears after any conversion cycle. It is recommended to
use DMA transfer to read out the data from ADCR.
7.2.
End of Scan
The End of Scan (EoS) interrupt is enabled by ADCS2.INTE2 bit. If EoS is enabled, it appeares after the
conversion of the end channel, which is defined by the setting of ADECH register.
If the End of Conversion interrupt is enabled in parallel, both interrupt bits are set. In this case it is recommended
that the interrupt routine reads out ADCS2 register (containing mirrored bits of ADCS1[7:4]) to check where the
interrupt comes from.
7.3.
DMA Transfer
DMA transfer can be triggered by End of Conversion interrupt or by End of Scan interrupt. The interrupts are
assigned to separate DMA resource numbers (please refer to the Interrupt Vector Table).
The automatic interrupt clear after DMA transfer works for End of Conversion and for End of Scan separately.
Mode
INTE2
Function
Single, Stop
X
Protection of ADCR
Continuous
0
Protection of ADCR
1
Protection of ADCD0...ADCD31
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MB91F469GBPB-GS | 32-BIT, FLASH, 88 MHz, RISC MICROCONTROLLER, PBGA320 |
| MB91F469GAPB-GS | 32-BIT, FLASH, 88 MHz, RISC MICROCONTROLLER, PBGA320 |
| MB91F469QAPB-GSE1 | RISC MICROCONTROLLER, PBGA320 |
| MB91F469TAPMC-GSE2 | 32-BIT, FLASH, 100 MHz, RISC MICROCONTROLLER, PQFP144 |
| MB91F467TAPMC-GSE2 | 32-BIT, FLASH, 100 MHz, RISC MICROCONTROLLER, PQFP144 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| MB91F467R | 制造商:FUJITSU 制造商全稱:Fujitsu Component Limited. 功能描述:32-bit Microcontroller |
| MB91F467RCPMC-GE1 | 制造商:FUJITSU 功能描述: |
| MB91F467RCPMC-GSE1 | 制造商:FUJITSU 功能描述: |
| MB91F467RDPMC-ESE2 | 制造商:FUJITSU 功能描述: |
| MB91F467RDPMC-GSE2 | 制造商:FUJITSU 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。