參數(shù)資料
型號(hào)： IDT72T6360L6BB
廠商： IDT, Integrated Device Technology Inc
文件頁(yè)數(shù)： 40/51頁(yè)
文件大小： 0K
描述： IC FLOW-CTRL 36BIT 6NS 324-BGA
標(biāo)準(zhǔn)包裝： 1
類型： 連續(xù)流量控制
安裝類型： 表面貼裝
封裝/外殼： 324-BGA
供應(yīng)商設(shè)備封裝： 324-PBGA（19x19）
包裝： 托盤
其它名稱： 72T6360L6BB
45
IDT72T6360 2.5V, SEQUENTIAL FLOW-CONTROL DEVICE
x9, x18, x36 BIT WIDE CONFIGURATION
COMMERCIALANDINDUSTRIAL
TEMPERATURERANGES
FEBRUARY 10, 2009
JTAG TIMING SPECIFICATIONS
(IEEE 1149.1 COMPLIANT)
The JTAG test port in this device is fully compliant with the IEEE Standard
TestAccessPort(IEEE1149.1)specifications.Fouradditionalpins(TDI,TDO,
TMS and TCK) are provided to support the JTAG boundary scan interface.
Note that IDT provides appropriate Boundary Scan Description Language
program files for these devices.
The Standard JTAG interface consists of seven basic elements:
Test Access Port (TAP)
TAP controller
Instruction Register (IR)
Data Register Port (DR)
Bypass Register (BYR)
ID Code Register
The following sections provide a brief description of each element. For a
completedescriptionrefertotheIEEEStandardTestAccessPortSpecification
(IEEE Std. 1149.1-1990).
The Figure below shows the standard Boundary-Scan Architecture
Figure 32. JTAG Architecture
TEST ACCESS PORT (TAP)
The TAP interface is a general-purpose port that provides access to the
internal JTAG state machine. It consists of three input ports (TCLK, TMS, TDI)
and one output port (TDO).
THE TAP CONTROLLER
The TAP controller is a synchronous finite state machine that responds to
TMS and TCLK signals to generate clock and control signals to the Instruction
and Data Registers for capture and updating of data passed through the TDI
serial input.
In Pad
Incell
Core
Logic
Outcell
Out Pad
All outputs
All inputs
Eg: Dins, Clks
(BSDL file
describes the
chain order)
ID
Bypass
Instruction
Register
TAP
TMS
TDI
TCK
Instruction
Select
Enable
TDO
6357 drw46
相關(guān)PDF資料
PDF描述
IDT77V500S25BCG8 IC SW MEMORY 8X8 1.2BGPS 144-BGA
IDT77V500S25BC8 IC SW MEMORY 8X8 1.2BGPS 144-BGA
LT1764AEFE-2.5#TRPBF IC REG LDO 2.5V 3A 16TSSOP
LFXP10E-5F388C IC FPGA 9.7KLUTS 244I/O 388-BGA
LFXP10E-4F388I IC FPGA 9.7KLUTS 244I/O 388-BGA
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
IDT72T6360L6BBG 功能描述:IC FLOW-CTRL 36BIT 6NS 324-BGA RoHS:是 類別:集成電路 (IC) >> 專用 IC 系列:- 產(chǎn)品培訓(xùn)模塊:Lead (SnPb) Finish for COTS Obsolescence Mitigation Program 標(biāo)準(zhǔn)包裝:1 系列:- 類型:調(diào)幀器 應(yīng)用:數(shù)據(jù)傳輸 安裝類型:表面貼裝 封裝/外殼:400-BBGA 供應(yīng)商設(shè)備封裝:400-PBGA（27x27） 包裝:散裝
IDT72T6360L7-5BB 功能描述:IC FLOW-CTRL 48BIT 7-5NS 324-BGA RoHS:否 類別:集成電路 (IC) >> 專用 IC 系列:- 產(chǎn)品培訓(xùn)模塊:Lead (SnPb) Finish for COTS Obsolescence Mitigation Program 標(biāo)準(zhǔn)包裝:1 系列:- 類型:調(diào)幀器 應(yīng)用:數(shù)據(jù)傳輸 安裝類型:表面貼裝 封裝/外殼:400-BBGA 供應(yīng)商設(shè)備封裝:400-PBGA（27x27） 包裝:散裝
IDT72T6360L7-5BBI 功能描述:IC FLOW-CTRL 48BIT 7-5NS 324-BGA RoHS:否 類別:集成電路 (IC) >> 專用 IC 系列:- 產(chǎn)品培訓(xùn)模塊:Lead (SnPb) Finish for COTS Obsolescence Mitigation Program 標(biāo)準(zhǔn)包裝:1 系列:- 類型:調(diào)幀器 應(yīng)用:數(shù)據(jù)傳輸 安裝類型:表面貼裝 封裝/外殼:400-BBGA 供應(yīng)商設(shè)備封裝:400-PBGA（27x27） 包裝:散裝
IDT72T6480L10BB 功能描述:IC FLOW-CTRL 48BIT 10NS 324-BGA RoHS:否 類別:集成電路 (IC) >> 專用 IC 系列:- 產(chǎn)品培訓(xùn)模塊:Lead (SnPb) Finish for COTS Obsolescence Mitigation Program 標(biāo)準(zhǔn)包裝:1 系列:- 類型:調(diào)幀器 應(yīng)用:數(shù)據(jù)傳輸 安裝類型:表面貼裝 封裝/外殼:400-BBGA 供應(yīng)商設(shè)備封裝:400-PBGA（27x27） 包裝:散裝
IDT72T6480L10BBI 功能描述:IC FLOW-CTRL 48BIT 10NS 324-BGA RoHS:否 類別:集成電路 (IC) >> 專用 IC 系列:- 產(chǎn)品培訓(xùn)模塊:Lead (SnPb) Finish for COTS Obsolescence Mitigation Program 標(biāo)準(zhǔn)包裝:1 系列:- 類型:調(diào)幀器 應(yīng)用:數(shù)據(jù)傳輸 安裝類型:表面貼裝 封裝/外殼:400-BBGA 供應(yīng)商設(shè)備封裝:400-PBGA（27x27） 包裝:散裝
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*