- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄4581 > IDT72T6360L6BB (IDT, Integrated Device Technology Inc)IC FLOW-CTRL 36BIT 6NS 324-BGA PDF資料下載
參數(shù)資料
| 型號： | IDT72T6360L6BB |
| 廠商： | IDT, Integrated Device Technology Inc |
| 文件頁數(shù)： | 28/51頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC FLOW-CTRL 36BIT 6NS 324-BGA |
| 標準包裝： | 1 |
| 類型： | 連續(xù)流量控制 |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 324-BGA |
| 供應商設備封裝： | 324-PBGA（19x19） |
| 包裝： | 托盤 |
| 其它名稱： | 72T6360L6BB |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁當前第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁
34
IDT72T6360 2.5V, SEQUENTIAL FLOW-CONTROL DEVICE
x9, x18, x36 BIT WIDE CONFIGURATION
COMMERCIALANDINDUSTRIAL
TEMPERATURERANGES
FEBRUARY 10, 2009
Figure 8. Write First Word Cycles - IDT Standard Mode
tENS
12
tA
Word 0
tA
tENS
tSKEW1
Word 0
tENH
WCLK
REN
WEN
D[35:0]
RCLK
6357 drw22
EF
Q[35:0]
tREFs
tENH
Word 1
Word 2
tENH
tREFs
tA
Word 1
Word 2
tENS
NOTES:
1. tSKEW1 is the minimum time between a rising WCLK edge and a rising RCLK edge to guarantee that
EF will go HIGH after one RCLK cycle
(plus tREFs). If tSKEW1 is not met, then
EF de-assertion may be delayed one extra RCLK cycle.
2. Settings:
OE = LOW, RCS = LOW, WCS = LOW, BM[3:0] = 1000, FWFT = LOW, ASYR = HIGH, and ASYW = HIGH.
Figure 9. Write First Word Cycles - FWFT Mode
12
3
tA
Word 0
tA
tENS
tSKEW1
Word 0
tENH
WCLK
REN
WEN
D[35:0]
RCLK
6357 drw23
OR
Q[35:0]
tREFs
tENS
tENH
Word 1
Word 2
tENH
tREFs
tA
Word 1
Word 2
tENS
NOTES:
1. tSKEW1 is the minimum time between a rising WCLK edge and a rising RCLK edge to guarantee that
EF will go HIGH after one RCLK cycle
(plus tREFs). If tSKEW1 is not met, then
EF de-assertion may be delayed one extra RCLK cycle.
2. Settings:
OE = LOW, RCS = LOW, WCS = LOW, BM[3:0] = 1000, FWFT = HIGH, ASYR = HIGH, and ASYW = HIGH.
6ns
7-5ns
Symbol
Parameter
Min.
Max.
Min.
Max.
Unit
tSENS
Serial Enable Setup
5
—
5
—
ns
tSENH
Serial Enable Hold
5
—
5
—
ns
tA
Data Access Time
1
4
1
5
ns
tSKEW1
Skew time between RCLK and WCLK for
EF/OR
4—
5
—
ns
and
FF/IR in SDR
tREFs
Read Clock to Synchronous
EF/OR
—4
—
5
ns
相關PDF資料 |
PDF描述 |
|---|---|
| IDT77V500S25BCG8 | IC SW MEMORY 8X8 1.2BGPS 144-BGA |
| IDT77V500S25BC8 | IC SW MEMORY 8X8 1.2BGPS 144-BGA |
| LT1764AEFE-2.5#TRPBF | IC REG LDO 2.5V 3A 16TSSOP |
| LFXP10E-5F388C | IC FPGA 9.7KLUTS 244I/O 388-BGA |
| LFXP10E-4F388I | IC FPGA 9.7KLUTS 244I/O 388-BGA |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| IDT72T6360L6BBG | 功能描述:IC FLOW-CTRL 36BIT 6NS 324-BGA RoHS:是 類別:集成電路 (IC) >> 專用 IC 系列:- 產(chǎn)品培訓模塊:Lead (SnPb) Finish for COTS Obsolescence Mitigation Program 標準包裝:1 系列:- 類型:調(diào)幀器 應用:數(shù)據(jù)傳輸 安裝類型:表面貼裝 封裝/外殼:400-BBGA 供應商設備封裝:400-PBGA（27x27） 包裝:散裝 |
| IDT72T6360L7-5BB | 功能描述:IC FLOW-CTRL 48BIT 7-5NS 324-BGA RoHS:否 類別:集成電路 (IC) >> 專用 IC 系列:- 產(chǎn)品培訓模塊:Lead (SnPb) Finish for COTS Obsolescence Mitigation Program 標準包裝:1 系列:- 類型:調(diào)幀器 應用:數(shù)據(jù)傳輸 安裝類型:表面貼裝 封裝/外殼:400-BBGA 供應商設備封裝:400-PBGA（27x27） 包裝:散裝 |
| IDT72T6360L7-5BBI | 功能描述:IC FLOW-CTRL 48BIT 7-5NS 324-BGA RoHS:否 類別:集成電路 (IC) >> 專用 IC 系列:- 產(chǎn)品培訓模塊:Lead (SnPb) Finish for COTS Obsolescence Mitigation Program 標準包裝:1 系列:- 類型:調(diào)幀器 應用:數(shù)據(jù)傳輸 安裝類型:表面貼裝 封裝/外殼:400-BBGA 供應商設備封裝:400-PBGA（27x27） 包裝:散裝 |
| IDT72T6480L10BB | 功能描述:IC FLOW-CTRL 48BIT 10NS 324-BGA RoHS:否 類別:集成電路 (IC) >> 專用 IC 系列:- 產(chǎn)品培訓模塊:Lead (SnPb) Finish for COTS Obsolescence Mitigation Program 標準包裝:1 系列:- 類型:調(diào)幀器 應用:數(shù)據(jù)傳輸 安裝類型:表面貼裝 封裝/外殼:400-BBGA 供應商設備封裝:400-PBGA（27x27） 包裝:散裝 |
| IDT72T6480L10BBI | 功能描述:IC FLOW-CTRL 48BIT 10NS 324-BGA RoHS:否 類別:集成電路 (IC) >> 專用 IC 系列:- 產(chǎn)品培訓模塊:Lead (SnPb) Finish for COTS Obsolescence Mitigation Program 標準包裝:1 系列:- 類型:調(diào)幀器 應用:數(shù)據(jù)傳輸 安裝類型:表面貼裝 封裝/外殼:400-BBGA 供應商設備封裝:400-PBGA（27x27） 包裝:散裝 |
發(fā)布緊急采購，3分鐘左右您將得到回復。