- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄370782 > HYB18T512400AF-3S (INFINEON TECHNOLOGIES AG) 512-Mbit DDR2 SDRAM PDF資料下載
參數(shù)資料
| 型號(hào)： | HYB18T512400AF-3S |
| 廠商： | INFINEON TECHNOLOGIES AG |
| 英文描述： | 512-Mbit DDR2 SDRAM |
| 中文描述： | 512兆位DDR2 SDRAM的 |
| 文件頁數(shù)： | 31/117頁 |
| 文件大小： | 2102K |
| 代理商： | HYB18T512400AF-3S |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁當(dāng)前第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁
Data Sheet
31
Rev. 1.3, 2005-01
09112003-SDM9-IQ3P
HYB18T512[40/80/16]0AF–[3/3S/3.7/5]
512-Mbit DDR2 SDRAM
Functional Description
3.6
DDR2 SDRAM Extended Mode Register Set (MRS)
The Extended Mode Register EMR(1) stores the data
for enabling or disabling the DLL, output driver
strength, additive latency, OCD program, ODT, DQS
and output buffers disable, RQDS and RDQS enable.
The default value of the extended mode register
EMR(1) is not defined, therefore the extended mode
register must be written after power-up for proper
operation. The extended mode register is written by
asserting low on CS, RAS, CAS, WE, BA1 and high on
BA0, while controlling the state of the address pins
BT
3
w
Burst Type
0
B
BT
, Sequential
1
B
BT
, Interleaved
Burst Length
Note:All other bit combinations are illegal.
BL
[2:0]
w
010
B
BL
, 4
011
B
BL
, 8
1) w = write only register bits
2) Number of clock cycles for write recovery during auto-precharge. WR in clock cycles is calculated by dividing t
WR
(in ns) by
t
CK
(in ns) and rounding up to the next integer: WR [cycles]
≥
t
WR
(ns) / t
CK
(ns). The mode register must be programmed to
fulfill the minimum requirement for the analogue t
WR
timing WR
MIN
is determined by t
CK.MAX
and WR
MAX
is determined by
t
CK.MIN
.
Table 8
Mode Register Definition (BA[2:0] = 000B)
Field
Bits
Type
1)
Description
Table 9
Extended Mode Register Definition (BA[2:0] = 001B)
Field
BA2
Bits
16
Type
1)
reg. addr.
Description
Bank Address [2]
Note:BA2 not available on 256 Mbit and 512 Mbit components
0
B
Bank Address [1]
0
B
BA1
, Bank Address
Bank Address [0]
0
B
BA0
, Bank Address
BA2
, Bank Address
BA1
15
BA0
14
-0"4
"! " ! " ! !
!
!
!
!
!
!
!
!
!
!
!
!
!
1
OFF
2$13 $ 13
/#$ 0ROGRAM
2
TT
!,
2
TT
$)#
$ ,,
REG ADDR
W
W
W
W
W
W
W
W
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| HYB18T512800AF-3 | 512-Mbit DDR2 SDRAM |
| HYB18T512800AF-3.7 | 512-Mbit DDR2 SDRAM |
| HYB18T512800AF-3S | 512-Mbit DDR2 SDRAM |
| HYB18T512800AC-37 | M39012 MIL RF CONNECTOR |
| HYB18T512800AC-5 | M39012 MIL RF CONNECTOR |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| HYB18T512400AF-5 | 制造商:Intersil Corporation 功能描述:SDRAM, DDR, 128M x 4, 60 Pin, Plastic, BGA |
| HYB18T512400BF-3S | 制造商:Qimonda 功能描述: |
| HYB18T512800AF-3S | 制造商:Qimonda 功能描述: 制造商:Infineon Technologies AG 功能描述:32M X 16 DDR DRAM, 0.45 ns, PBGA84 |
| HYB18T512800BF-2.5 | 功能描述:IC DDR2 SDRAM 512MBIT 60TFBGA RoHS:是 類別:集成電路 (IC) >> 存儲(chǔ)器 系列:- 標(biāo)準(zhǔn)包裝:60 系列:- 格式 - 存儲(chǔ)器:EEPROMs - 串行 存儲(chǔ)器類型:EEPROM 存儲(chǔ)容量:16K (2K x 8) 速度:2MHz 接口:SPI 3 線串行 電源電壓:2.5 V ~ 5.5 V 工作溫度:-40°C ~ 85°C 封裝/外殼:8-DIP（0.300"，7.62mm） 供應(yīng)商設(shè)備封裝:8-PDIP 包裝:管件 產(chǎn)品目錄頁面:1449 (CN2011-ZH PDF) |
| HYB18T512800BF-3.7 | 功能描述:IC DDR2 SDRAM 512MBIT 60TFBGA RoHS:是 類別:集成電路 (IC) >> 存儲(chǔ)器 系列:- 標(biāo)準(zhǔn)包裝:150 系列:- 格式 - 存儲(chǔ)器:EEPROMs - 串行 存儲(chǔ)器類型:EEPROM 存儲(chǔ)容量:4K (2 x 256 x 8) 速度:400kHz 接口:I²C，2 線串口 電源電壓:2.5 V ~ 5.5 V 工作溫度:-40°C ~ 85°C 封裝/外殼:8-VFDFN 裸露焊盤 供應(yīng)商設(shè)備封裝:8-DFN（2x3） 包裝:管件 產(chǎn)品目錄頁面:1445 (CN2011-ZH PDF) |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。