- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄384329 > GL9711-TGGXX (Genesys Logic, Inc.) PCI ExpressTM PIPE x1 PHY PDF資料下載
參數(shù)資料
| 型號(hào)： | GL9711-TGGXX |
| 廠商： | Genesys Logic, Inc. |
| 英文描述： | PCI ExpressTM PIPE x1 PHY |
| 中文描述： | 的PCI ExpressTM管x1物理層 |
| 文件頁數(shù)： | 39/42頁 |
| 文件大?。?/td> | 423K |
| 代理商： | GL9711-TGGXX |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁當(dāng)前第39頁第40頁第41頁第42頁
GL9711 PCI Express
TM
PIPE x1 PHY
2000-2006 Genesys Logic Inc. - All rights reserved.
Page 39
Figure 8.2
–
Definition of Output Timing
Table 8.1
–
Input Setup, Hold Time and Output Timing for 8-bit SDR Mode
Symbol
Parameter
Min
Typ
Max
Unit
T
CYCLE
PCLK cycle time
3.99
4
4.01
ns
Duty-
H
Duty cycle for PCLK high
35
-
50
%
T
IS
Input setup time
-
-
1
ns
T
IH
Input hold time
1
-
-
ns
T
CO
Clock to output delay
-
2.7
3.2
ns
T
OH
Output hold time
1
2.1
-
ns
Table 8.2
–
Input Setup, Hold Time and Output Timing for 8-bit DDR Mode
Symbol
Parameter
Min
Typ
Max
Unit
T
CYCLE
PCLK cycle time
7.98
8
8.02
ns
T
IS
Input setup time
-
-
1.4
ns
T
IH
Input hold time
0.5
-
-
ns
T
CO
Clock to output delay
-
1.5
1.6
ns
T
OH
Output hold time
0.8
1
-
ns
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| GL9714 | PCI ExpressTM PIPE x4 PHY |
| GL9714-TGGXX | PCI ExpressTM PIPE x4 PHY |
| GL9ED2 | 2.0X5.0mm, Rectangle Type, Milky Diffusion, Dichromatic LED Lamps for Indicator |
| GL9ED2 | HIGH-LUMINOSITY LED LAMP |
| GL9T030 | Super-luminosity/High-luminosity Numeric LED |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| GL9714 | 制造商:GENESYS 制造商全稱:GENESYS 功能描述:PCI ExpressTM PIPE x4 PHY |
| GL9714-TGGXX | 制造商:GENESYS 制造商全稱:GENESYS 功能描述:PCI ExpressTM PIPE x4 PHY |
| GL99 | 制造商:Gem Sound 功能描述:Rack Mount Outlet Strip, With Light |
| GL9915 | 制造商:GTM 制造商全稱:GTM 功能描述:N-CHANNEL ENHANCEMENT MODE POWER MOSFET |
| GL9960 | 制造商:GTM 制造商全稱:GTM 功能描述:N-CHANNEL ENHANCEMENT MODE POWER MOSFET |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。