- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄376976 > DS3174N Single/Dual/Triple/Quad DS3/E3 Single-Chip Transceivers PDF資料下載
參數(shù)資料
| 型號(hào)： | DS3174N |
| 英文描述： | Single/Dual/Triple/Quad DS3/E3 Single-Chip Transceivers |
| 中文描述： | 單/雙/三/四DS3/E3單芯片收發(fā)器 |
| 文件頁數(shù)： | 33/232頁 |
| 文件大?。?/td> | 2133K |
| 代理商： | DS3174N |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁當(dāng)前第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁
DS3171/DS3172/DS3173/DS3174
33 of 230
PIN NAME
TYPE
PIN DESCRIPTION
the clock. The signal is typically referenced to the RCLKOn receive clock output pin,
but it can be referenced to the RLCLKn clock input pin.
This signal can be inverted.
RDENn
: When the port framer is configured for the DS3 or E3 framed modes and the
RDENn pin function is enabled, this signal is used to indicate the DS3/E3 payload bit
positions of the data on the RSERn pin. The signal goes high during each DS3/E3
payload bit and goes low during each DS3/E3 overhead bit. The signal is updated on
the positive clock edge of the referenced clock pin if the clock pin signal is not
inverted, otherwise it is updated on the falling edge of the clock. The signal is typically
referenced to the RCLKOn receive clock output pin, but it can be referenced to the
RLCLKn clock input pin.
This signal can be inverted.
Microprocessor Interface
Bi-directional 16 or 8-bit data bus
This bus is tri-state when
RST
pin is low or
CS
pin is high.
D[15:0]
: A 16-bit or 8-bit data bus used to input data during register writes, and data
outputs during register reads. The upper 8 bits are not used and never driven in 8-bit
bus mode.
Weak pull up resistors or bus holders should be used for each pin.
Address bus (minus LSB)
A[10:1]
: identifies the specific 16 bit registers, or group of 8 bit registers, being
accessed. A[10] must be tied to ground for the DS3181 and DS3182 versions.
Address bus LSB / Byte Swap
A[0]
: This signal is connected to the lower address bit in 8-bit systems. (WIDTH=0)
1 = Output register bits 15:8 on D[7:0], D[15:8] not driven
0 = Output register bits 7:0 on D[7:0], D[15:8] not driven
BSWAP
: This signal is tied high or low in 16-bit systems.
(WIDTH=1)
1 = Output register bits 15:8 on D[7:0], 7:0 on D[15:8]
0 = Output register bits 7:0 on D[7:0], 15:8 on D[15:8]
Address Latch Enable
ALE
: This signal is used to latch the address on the A[10:0] pins in multiplexed
address systems. When it is high the address is fed through the address latch to the
internal logic. When it transitions to low, the address is latched and held internally
until the signal goes back high. ALE should be tied high for non-multiplexed address
systems.
Chip Select (active low)
CS
: This signal must be low during all accesses to the registers
Read Strobe (active low) / Data Strobe (active low)
RD
: Read Strobe mode (MODE=0):
RD
is low during a register read.
DS
: Data Strobe mode (MODE=1):
DS
is low during either a register read or a write.
Write Strobe (active low) / R/W Select
WR
: Write Strobe mode (MODE=0):
WR
is low during a register write.
R/
W
: Data Strobe mode (MODE=1):
R/
W
is high during a register read cycle, and low during a register write cycle.
Ready handshake (active low)
RDY
: This ready signal is driven low when the current read or write cycle is in
progress. When the current read or write cycle is not ready it is driven high. When
device is not selected, it is not driven.
Interrupt (active low)
This signal is tri-state when
RST
pin is low.
D[15:0]
IO
A[10:1]
I
A[0] /
BSWAP
ALE
I
CS
I
RD
/
DS
I
WR
/
R/
W
I
RDY
Oz
INT
Oz
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| DS318PIN | Industrial Control IC |
| DS319 | Two-Way Power Divider 10500 MHz |
| DS109333 | Two-Way Power Divider 10500 MHz |
| DS322 | 32 Megabit (4 M x 8-Bit/2 M x 16-Bit) CMOS 1.8 Volt-only, Simultaneous Operation Flash Memory |
| DS323 | 32 Megabit (4 M x 8-Bit/2 M x 16-Bit) CMOS 1.8 Volt-only, Simultaneous Operation Flash Memory |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| DS3174N+ | 功能描述:網(wǎng)絡(luò)控制器與處理器 IC Quad DS3/E3 Single Chip Transceiver RoHS:否 制造商:Micrel 產(chǎn)品:Controller Area Network (CAN) 收發(fā)器數(shù)量: 數(shù)據(jù)速率: 電源電流（最大值）:595 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray |
| DS3177+ | 制造商:Maxim Integrated Products 功能描述:IC TXRX DS3/E3 CSBGA |
| DS3177N+ | 制造商:Maxim Integrated Products 功能描述:DS3/E3 SINGLE-CHIP TRANSCEIVER - Rail/Tube 制造商:Maxim Integrated Products 功能描述:IC TXRX DS3/E3 CSBGA |
| DS3177N+T | 制造商:Maxim Integrated Products 功能描述:DS3/E3 SINGLE-CHIP TRANSCEIVER - Tape and Reel |
| DS-318 | 制造商:MA-COM 制造商全稱:M/A-COM Technology Solutions, Inc. 功能描述:Plug-In Two-Way Power Divider, 5 - 500 MHz |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。