- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄376976 > DS3174N Single/Dual/Triple/Quad DS3/E3 Single-Chip Transceivers PDF資料下載
參數(shù)資料
| 型號(hào)： | DS3174N |
| 英文描述： | Single/Dual/Triple/Quad DS3/E3 Single-Chip Transceivers |
| 中文描述： | 單/雙/三/四DS3/E3單芯片收發(fā)器 |
| 文件頁數(shù)： | 137/232頁 |
| 文件大?。?/td> | 2133K |
| 代理商： | DS3174N |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁當(dāng)前第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁
DS3171/DS3172/DS3173/DS3174
137 of 232
Bit 9: BERT Enable (BENA).
This bit is used to enable the BERT logic. The BERT pattern will be the payload data
replacing the data from the TSERn pin.
0 = BERT logic disabled and powered down
1 = BERT logic enabled
Bit 7: Transmit Manual Error Insert (TMEI)
This bit is used to insert errors in all error insertion logic configured to
use this bit when
PORT.CR1
.MEIM=0. The error(s) will be inserted when this bit is toggled low to high.
Bit 6: Transmit Manual Error Insert Mode (MEIM).
These bits select the method transmit manual error insertion
for this port for error generators configured to use the external TMEI signal. The global updates are controlled by
the
GL.CR1
.MEIMS bit.
0 = Port software update via
PORT.CR1
.TMEI
1 = Global update source
Bit 4: Performance Monitor Update Mode (PMUM).
These bits select the method of updating the performance
monitor registers. The global updates are controlled by the
GL.CR1
.GPM[1:0] bits.
0 = Port software update
1 = Global update
Bit 3: Performance Monitor Register Update (PMU)
This bit is used to update all of the performance monitor
registers configured to use this bit when
PORT.CR1
.PMUM=0. The performance registers configured to use this
signal will be updated with the latest count value and the counters reset when this bit is toggled low to high. The bit
should remain high until the performance register update status bit (
PORT.SR
.PMS) goes high, then it should be
brought back low which clears the PMS status bit.
Bit 2: Power-Down (PD).
When this bit is set, the LIU and digital logic for this port are powered down and
considered “out of service.” The logic is powered down by stopping the clocks. See the
Reset and Power-Down
section in Section
10.3
.
0 = Normal operation
1 = Power-down port circuits (default state)
Bit 1: Reset Data Path (RSTDP).
When this bit is set, it will force all of the internal data path registers in this port
to their default state. This bit must be set high for a minimum of 100ns and then set back low. See the
Reset and
Power-Down
section in Section
10.3
. Note: The Default State of this bit is 1 (after a general reset (port or global),
this bit will be set to one).
0 = Normal operation
1 = Force all data path registers to their default values
Bit 0: Reset (RST).
When this bit is set, it will force all the internal data path and status and control registers
(except this RST bit) of this port to their default state. See the
Reset and Power-Down
section in Section
10.3
. This
bit must be set high for a minimum of 100ns and then set back low. This software bit is logically ORed with the
inverted hardware signal
RST
and the
GL.CR1
.RST bit.
0 = Normal operation
1 = Force all internal registers to their default values
Register Name:
PORT.CR2
Register Description:
Port Control Register 2
Register Address:
(0,2,4,6)42h
Bit #
15
14
13
12
Name
TLEN
TTS
RMON
TLBO
Default
0
0
0
0
Bit #
7
6
5
4
Name
FM2
FM1
Default
0
0
0
0
11
10
LM2
0
2
9
8
RESERVED
0
3
FM0
0
LM1
0
1
LM0
0
0
RESERVED
RESERVED
RESERVED
0
RESERVED
0
RESERVED
0
Bit 15: Transmit Line IO Signal Enable (TLEN).
This bit is used to enable to transmit line interface output pins
TLCLKn, TPOSn/TDATn and TNEGn.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| DS318PIN | Industrial Control IC |
| DS319 | Two-Way Power Divider 10500 MHz |
| DS109333 | Two-Way Power Divider 10500 MHz |
| DS322 | 32 Megabit (4 M x 8-Bit/2 M x 16-Bit) CMOS 1.8 Volt-only, Simultaneous Operation Flash Memory |
| DS323 | 32 Megabit (4 M x 8-Bit/2 M x 16-Bit) CMOS 1.8 Volt-only, Simultaneous Operation Flash Memory |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| DS3174N+ | 功能描述:網(wǎng)絡(luò)控制器與處理器 IC Quad DS3/E3 Single Chip Transceiver RoHS:否 制造商:Micrel 產(chǎn)品:Controller Area Network (CAN) 收發(fā)器數(shù)量: 數(shù)據(jù)速率: 電源電流（最大值）:595 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray |
| DS3177+ | 制造商:Maxim Integrated Products 功能描述:IC TXRX DS3/E3 CSBGA |
| DS3177N+ | 制造商:Maxim Integrated Products 功能描述:DS3/E3 SINGLE-CHIP TRANSCEIVER - Rail/Tube 制造商:Maxim Integrated Products 功能描述:IC TXRX DS3/E3 CSBGA |
| DS3177N+T | 制造商:Maxim Integrated Products 功能描述:DS3/E3 SINGLE-CHIP TRANSCEIVER - Tape and Reel |
| DS-318 | 制造商:MA-COM 制造商全稱:M/A-COM Technology Solutions, Inc. 功能描述:Plug-In Two-Way Power Divider, 5 - 500 MHz |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。