- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄1906 > ATTINY26L-8PU (Atmel)IC MCU AVR 2K 5V 8MHZ 20-DIP PDF資料下載
參數(shù)資料
| 型號： | ATTINY26L-8PU |
| 廠商： | Atmel |
| 文件頁數(shù)： | 81/169頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC MCU AVR 2K 5V 8MHZ 20-DIP |
| 產品培訓模塊： | MCU Product Line Introduction tinyAVR Introduction |
| 標準包裝： | 18 |
| 系列： | AVR® ATtiny |
| 核心處理器： | AVR |
| 芯體尺寸： | 8-位 |
| 速度： | 8MHz |
| 連通性： | USI |
| 外圍設備： | 欠壓檢測/復位，POR，PWM，WDT |
| 輸入/輸出數(shù)： | 16 |
| 程序存儲器容量： | 2KB（1K x 16） |
| 程序存儲器類型： | 閃存 |
| EEPROM 大小： | 128 x 8 |
| RAM 容量： | 128 x 8 |
| 電壓 - 電源 (Vcc/Vdd)： | 2.7 V ~ 5.5 V |
| 數(shù)據(jù)轉換器： | A/D 11x10b |
| 振蕩器型： | 內部 |
| 工作溫度： | -40°C ~ 85°C |
| 封裝/外殼： | 20-DIP（0.300"，7.62mm） |
| 包裝： | 管件 |
| 產品目錄頁面： | 612 (CN2011-ZH PDF) |
| 配用： | ATSTK600-RC08-ND - STK600 ROUTING CARD AVR ATSTK600-ND - DEV KIT FOR AVR/AVR32 ATAVRISP2-ND - PROGRAMMER AVR IN SYSTEM ATSTK505-ND - ADAPTER KIT FOR 14PIN AVR MCU |
| 其它名稱： | ATTINY26L-8PJ ATTINY26L-8PJ-ND |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁當前第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁
19
1477K–AVR–08/10
ATtiny26(L)
EEPROM Data
Register – EEDR
Bit 7..0 – EEDR7..0: EEPROM Data
For the EEPROM write operation, the EEDR Register contains the data to be written to the
EEPROM in the address given by the EEAR Register. For the EEPROM read operation, the
EEDR contains the data read out from the EEPROM at the address given by EEAR.
EEPROM Control
Register – EECR
Bit 7..4 – RES: Reserved Bits
These bits are reserved bits in the ATtiny26(L) and will always read as zero.
Bit 3 – EERIE: EEPROM Ready Interrupt Enable
When the I-bit in SREG and EERIE are set (one), the EEPROM Ready Interrupt is enabled.
When cleared (zero), the interrupt is disabled. The EEPROM Ready Interrupt generates a con-
stant interrupt when EEWE is cleared (zero).
Bit 2 – EEMWE: EEPROM Master Write Enable
The EEMWE bit determines whether setting EEWE to one causes the EEPROM to be written.
When EEMWE is set (one), setting EEWE will write data to the EEPROM at the selected
address. If EEMWE is zero, setting EEWE will have no effect. When EEMWE has been set (one)
by software, hardware clears the bit to zero after four clock cycles. See the description of the
EEWE bit for an EEPROM write procedure.
Bit 1 – EEWE: EEPROM Write Enable
The EEPROM Write Enable Signal – EEWE – is the write strobe to the EEPROM. When
address and data are correctly set up, the EEWE bit must be set to write the value in to the
EEPROM. The EEMWE bit must be set when the logical one is written to EEWE, otherwise no
EEPROM write takes place. The following procedure should be followed when writing the
EEPROM (the order of steps 2 and 3 is unessential):
1. Wait until EEWE becomes zero.
2. Write new EEPROM address to EEAR (optional).
3. Write new EEPROM data to EEDR (optional).
4. Write a logical one to the EEMWE bit in EECR.
5. Within four clock cycles after setting EEMWE, write a logical one to EEWE.
Caution: An interrupt between step 4 and step 5 will make the write cycle fail, since the
EEPROM Master Write Enable will time-out. If an interrupt routine accessing the EEPROM is
interrupting another EEPROM access, the EEAR or EEDR Register will be modified, causing the
interrupted EEPROM access to fail. It is recommended to have the Global Interrupt Flag cleared
during all the steps to avoid these problems.
When the access time (typically 8.3 ms) has elapsed, the EEWE bit is cleared (zero) by hard-
ware. The user software can poll this bit and wait for a zero before writing the next byte. When
EEWE has been set, the CPU is halted for two cycles before the next instruction is executed.
Bit 0 – EERE: EEPROM Read Enable
Bit
76543210
$1D ($3D)
MSB
LSB
EEDR
Read/Write
R/W
Initial Value
00000000
Bit
76543
2
1
0
$1C ($3C)
––––
EERIE
EEMWE
EEWE
EERE
EECR
Read/Write
RRRR
R/W
Initial Value
00000
0
相關PDF資料 |
PDF描述 |
|---|---|
| ATTINY28V-1AUR | IC MCU AVR 2K 1.2MHZ 1.8V 32TQFP |
| ATTINY4313-MMH | IC MCU AVR 4K FLASH 20QFN |
| ATTINY43U-SUR | MCU AVR 4KB FLASH 8MHZ 20SOIC |
| ATTINY44A-MFR | MCU AVR 4KB FLASH 20MHZ 20QFN |
| ATTINY48-AUR | MCU AVR 4KB FLASH 12MHZ 32TQFP |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| ATTINY26L-8SC | 功能描述:8位微控制器 -MCU AVR 2K FLSH 128B EE 128B SRAM ADC 3V RoHS:否 制造商:Silicon Labs 核心:8051 處理器系列:C8051F39x 數(shù)據(jù)總線寬度:8 bit 最大時鐘頻率:50 MHz 程序存儲器大小:16 KB 數(shù)據(jù) RAM 大小:1 KB 片上 ADC:Yes 工作電源電壓:1.8 V to 3.6 V 工作溫度范圍:- 40 C to + 105 C 封裝 / 箱體:QFN-20 安裝風格:SMD/SMT |
| ATTINY26L-8SI | 功能描述:8位微控制器 -MCU AVR 2K FLSH 128B EE 128B SRAM ADC 3V RoHS:否 制造商:Silicon Labs 核心:8051 處理器系列:C8051F39x 數(shù)據(jù)總線寬度:8 bit 最大時鐘頻率:50 MHz 程序存儲器大小:16 KB 數(shù)據(jù) RAM 大小:1 KB 片上 ADC:Yes 工作電源電壓:1.8 V to 3.6 V 工作溫度范圍:- 40 C to + 105 C 封裝 / 箱體:QFN-20 安裝風格:SMD/SMT |
| ATTINY26L-8SI SL383 | 制造商:Atmel Corporation 功能描述:MCU 8-bit ATtiny AVR RISC 2KB Flash 3.3V/5V 20-Pin SOIC W T/R |
| ATtiny26L-8SU | 功能描述:8位微控制器 -MCU 2kB Flash 128B EE 128B SRAM RoHS:否 制造商:Silicon Labs 核心:8051 處理器系列:C8051F39x 數(shù)據(jù)總線寬度:8 bit 最大時鐘頻率:50 MHz 程序存儲器大小:16 KB 數(shù)據(jù) RAM 大小:1 KB 片上 ADC:Yes 工作電源電壓:1.8 V to 3.6 V 工作溫度范圍:- 40 C to + 105 C 封裝 / 箱體:QFN-20 安裝風格:SMD/SMT |
| ATTINY26L-8SUR | 功能描述:8位微控制器 -MCU 2K FL 128B EE 128B SRAM ADC 8MHZ IND 3V RoHS:否 制造商:Silicon Labs 核心:8051 處理器系列:C8051F39x 數(shù)據(jù)總線寬度:8 bit 最大時鐘頻率:50 MHz 程序存儲器大小:16 KB 數(shù)據(jù) RAM 大小:1 KB 片上 ADC:Yes 工作電源電壓:1.8 V to 3.6 V 工作溫度范圍:- 40 C to + 105 C 封裝 / 箱體:QFN-20 安裝風格:SMD/SMT |
發(fā)布緊急采購，3分鐘左右您將得到回復。