Three-State Timing—Bus Master and Bus Slave These specifications show how the memory interface is disabled (stops drivi" />
參數(shù)資料
型號(hào): ADSP-21160MKB-80
廠商: Analog Devices Inc
文件頁(yè)數(shù): 24/52頁(yè)
文件大小: 0K
描述: IC DSP CONTROLLER 32BIT 400 BGA
產(chǎn)品培訓(xùn)模塊: SHARC Processor Overview
標(biāo)準(zhǔn)包裝: 1
系列: SHARC®
類(lèi)型: 浮點(diǎn)
接口: 主機(jī)接口,連接端口,串行端口
時(shí)鐘速率: 80MHz
非易失內(nèi)存: 外部
芯片上RAM: 512kB
電壓 - 輸入/輸出: 3.30V
電壓 - 核心: 2.50V
工作溫度: 0°C ~ 85°C
安裝類(lèi)型: 表面貼裝
封裝/外殼: 400-BBGA
供應(yīng)商設(shè)備封裝: 400-PBGA(27x27)
包裝: 托盤(pán)
ADSP-21160M
–30–
REV. 0
Three-State Timing—Bus Master and Bus Slave
These specifications show how the memory interface is
disabled (stops driving) or enabled (resumes driving)
relative to CLKIN and the SBTS pin. This timing is appli-
cable to bus master transition cycles (BTC) and host
transition cycles (HTC) as well as the SBTS pin.
Table 16. Three-State Timing—Bus Slave, HBR, SBTS
Parameter
Min
Max
Unit
Timing Requirements:
t
STSCK
SBTS Setup Before CLKIN
6ns
t
HTSCK
SBTS Hold After CLKIN
1ns
Switching Characteristics:
t
MIENA
Address/Select Enable After CLKIN
1.5
9
ns
t
MIENS
Strobes Enable After CLKIN1
1.5
9
ns
t
MIENHG
HBG Enable After CLKIN
1.5
9
ns
t
MITRA
Address/Select Disable After CLKIN
0.25t
CCLK – 1
0.25t
CCLK +4
ns
t
MITRS
Strobes Disable After CLKIN1
0.25t
CCLK – 4
0.25t
CCLK
ns
t
MITRHG
HBG Disable After CLKIN
3.5
8
ns
t
DATEN
Data Enable After CLKIN2
1.5
10
ns
t
DATTR
Data Disable After CLKIN2
1.5
5
ns
t
ACKEN
ACK Enable After CLKIN2
1.5
9
ns
t
ACKTR
ACK Disable After CLKIN2
1.5
5
ns
t
CDCEN
CLKOUT Enable After CLKIN
1.5
9
ns
t
CDCTR
CLKOUT Disable After CLKIN
t
CCLK – 3tCCLK +1
ns
t
MTRHBG
Memory Interface Disable Before HBG
Low3
t
CK – 6tCK +2
ns
t
MENHBG
Memory Interface Enable After HBG
High3
t
CK – 5tCK +5
ns
1 Strobes = RDx, WRx, DMAGx.
2 In addition to bus master transition cycles, these specs also apply to bus master and bus slave synchronous read/write.
3 Memory Interface = Address, RDx, WRx, MSx, PAGE, DMAGx, and BMS (in EPROM boot mode).
相關(guān)PDF資料
PDF描述
ADSP-21160NCB-100 IC DSP CONTROLLER 32BIT 400BGA
ADSP-21161NCCA-100 IC DSP CONTROLLER 32BIT 225MBGA
ADSP-21261SKBCZ150 IC DSP 32BIT 150MHZ 136-CSPBGA
ADSP-21368KBPZ-3A IC DSP 32BIT 400MHZ 256BGA
ADSP-21371BSWZ-2B IC DSP 32BIT 266MHZ 208-LQFP
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
ADSP-21160MKBZ-80 功能描述:IC DSP CONTROLLER 32BIT 400 BGA RoHS:是 類(lèi)別:集成電路 (IC) >> 嵌入式 - DSP(數(shù)字式信號(hào)處理器) 系列:SHARC® 標(biāo)準(zhǔn)包裝:2 系列:StarCore 類(lèi)型:SC140 內(nèi)核 接口:DSI,以太網(wǎng),RS-232 時(shí)鐘速率:400MHz 非易失內(nèi)存:外部 芯片上RAM:1.436MB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:-40°C ~ 105°C 安裝類(lèi)型:表面貼裝 封裝/外殼:431-BFBGA,F(xiàn)CBGA 供應(yīng)商設(shè)備封裝:431-FCPBGA(20x20) 包裝:托盤(pán)
ADSP-21160N 制造商:AD 制造商全稱(chēng):Analog Devices 功能描述:DSP Microcomputer
ADSP-21160NCB-100 功能描述:IC DSP CONTROLLER 32BIT 400BGA RoHS:否 類(lèi)別:集成電路 (IC) >> 嵌入式 - DSP(數(shù)字式信號(hào)處理器) 系列:SHARC® 標(biāo)準(zhǔn)包裝:2 系列:StarCore 類(lèi)型:SC140 內(nèi)核 接口:DSI,以太網(wǎng),RS-232 時(shí)鐘速率:400MHz 非易失內(nèi)存:外部 芯片上RAM:1.436MB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:-40°C ~ 105°C 安裝類(lèi)型:表面貼裝 封裝/外殼:431-BFBGA,F(xiàn)CBGA 供應(yīng)商設(shè)備封裝:431-FCPBGA(20x20) 包裝:托盤(pán)
ADSP-21160NCB-TBD 制造商:AD 制造商全稱(chēng):Analog Devices 功能描述:DSP Microcomputer
ADSP-21160NCBZ-100 功能描述:IC DSP CONTROLLER 32BIT 400-PBGA RoHS:是 類(lèi)別:集成電路 (IC) >> 嵌入式 - DSP(數(shù)字式信號(hào)處理器) 系列:SHARC® 標(biāo)準(zhǔn)包裝:40 系列:TMS320DM64x, DaVinci™ 類(lèi)型:定點(diǎn) 接口:I²C,McASP,McBSP 時(shí)鐘速率:400MHz 非易失內(nèi)存:外部 芯片上RAM:160kB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:0°C ~ 90°C 安裝類(lèi)型:表面貼裝 封裝/外殼:548-BBGA,F(xiàn)CBGA 供應(yīng)商設(shè)備封裝:548-FCBGA(27x27) 包裝:托盤(pán) 配用:TMDSDMK642-0E-ND - DEVELPER KIT W/NTSC CAMERA296-23038-ND - DSP STARTER KIT FOR TMS320C6416296-23059-ND - FLASHBURN PORTING KIT296-23058-ND - EVAL MODULE FOR DM642TMDSDMK642-ND - DEVELOPER KIT W/NTSC CAMERA