參數(shù)資料
型號： AC162078
廠商： Microchip Technology
文件頁數(shù)： 306/318頁
文件大?。?/td> 0K
描述： HEADER INTRFC MPLAB ICD2 18F1330
標準包裝： 1
附件類型： 轉換接頭
適用于相關產(chǎn)品： ICD2
產(chǎn)品目錄頁面： 658 (CN2011-ZH PDF)
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁當前第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁
PIC18F1230/1330
DS39758D-page 88
2009 Microchip Technology Inc.
TABLE 10-1:
PORTA I/O SUMMARY
Pin
Function
TRIS
Setting
I/O
Type
Description
RA0/AN0/INT0/
KBI0/CMP0
RA0
0
O
DIG
LATA<0> data output; not affected by analog input.
1
I
TTL
PORTA<0> data input; disabled when analog input enabled.
AN0
1
I
ANA
Analog input 0.
INT0
1
I
ST
External interrupt 0.
KBI0
1
I
TTL
Interrupt-on-change pin.
CMP0
1
I
ANA
Comparator 0 input.
RA1/AN1/INT1/
KBI1
RA1
0
O
DIG
LATA<1> data output; not affected by analog input.
1
I
TTL
PORTA<1> data input; disabled when analog input enabled.
AN1
1
I
ANA
Analog input 1.
INT1
1
I
ST
External interrupt 1.
KBI1
1
I
TTL
Interrupt-on-change pin.
RA2/TX/CK
RA2
0
O
DIG
LATA<2> data output; not affected by analog input. Disabled when
CVREF output enabled.
1
I
TTL
PORTA<2> data input. Disabled when analog functions enabled;
disabled when CVREF output enabled.
TX
0
DIG
EUSART asynchronous transmit.
CK
0
O
DIG
EUSART synchronous clock.
1
IST
RA3/RX/DT
RA3
0
O
DIG
LATA<3> data output; not affected by analog input.
1
I
TTL
PORTA<3> data input; disabled when analog input enabled.
RX
1
I
ANA
EUSART asynchronous receive.
DT
0
O
DIG
EUSART synchronous data.
1
ITTL
RA4/T0CKI/AN2/
VREF+
RA4
0
O
DIG
LATA<4> data output.
1
I
ST
PORTA<4> data input; default configuration on POR.
T0CKI
1
I
ST
Timer0 external clock input.
AN2
1
I
ANA
Analog input 2.
VREF+
1
I
ANA
A/D reference voltage (high) input.
MCLR/VPP/RA5/
FLTA
MCLR
1
I
ST
Master Clear (Reset) input. This pin is an active-low Reset to the device.
VPP
1
I
ANA
Programming voltage input.
RA5
1
I
ST
Digital input.
FLTA(1)
1
I
ST
Fault detect input for PWM.
RA6/OSC2/CLKO/
T1OSO/T1CKI/AN3
RA6
0
O
DIG
LATA<6> data output. Enabled in RCIO, INTIO2 and ECIO modes only.
1
I
ST
PORTA<6> data input. Enabled in RCIO, INTIO2 and ECIO modes only.
OSC2
0
O
ANA
Oscillator crystal output or external clock source output.
CLKO
0
O
ANA
Oscillator crystal output.
T1OSO(2)
0
O
ANA
Timer1 oscillator output.
T1CKI(2)
1
I
ST
Timer1 clock input.
AN3
1
I
ANA
Analog input 3.
RA7/OSC1/CLKI/
T1OSI/FLTA
RA7
0
O
DIG
LATA<7> data output. Disabled in external oscillator modes.
1
I
TTL
PORTA<7> data input. Disabled in external oscillator modes.
OSC1
1
I
ANA
Oscillator crystal input or external clock source input.
CLKI
1
I
ANA
External clock source input.
T1OSI(2)
1
I
ANA
Timer1 oscillator input.
FLTA(1)
1
I
ST
Fault detect input for PWM.
Legend:
DIG = Digital level output; TTL = TTL input buffer; ST = Schmitt Trigger input buffer; ANA = Analog level input/output;
x
= Don’t care (TRIS bit does not affect port direction or is overridden for this option).
Note
1:
Placement of FLTA depends on the value of Configuration bit, FLTAMX, of CONFIG3H.
2:
Placement of T1OSI and T1OSO/T1CKI depends on the value of Configuration bit, T1OSCMX, of CONFIG3H.
相關PDF資料
PDF描述
MLF1005LR33K INDUCTOR MULTILAYER .33UH 0402
RBM18DRTF CONN EDGECARD 36POS DIP .156 SLD
CBC2518T220M INDUCTOR 22UH 20% 1007 SMD
RCM25DRPS CONN EDGECARD 50POS DIP .156 SLD
LGU2W331MELB CAP ALUM 330UF 450V 20% SNAP
相關代理商/技術參數(shù)
參數(shù)描述
AC162079 功能描述:插座和適配器 MPLAB ICD 2 64/80L HEADER PIC18F85J90 RoHS:否 制造商:Silicon Labs 產(chǎn)品:Adapter 用于:EM35x
AC162083 功能描述:插座和適配器 MPLAB ICD 2 8L/14L HEADER PIC16F616 RoHS:否 制造商:Silicon Labs 產(chǎn)品:Adapter 用于:EM35x
AC162087 功能描述:插座和適配器 MPLAB ICD 2 68/84 HEADER (PIC18F87J50) RoHS:否 制造商:Silicon Labs 產(chǎn)品:Adapter 用于:EM35x
AC162088 功能描述:插座和適配器 MPLAB ICD 2 PIC24FJ64GA004 28P RoHS:否 制造商:Silicon Labs 產(chǎn)品:Adapter 用于:EM35x
AC162088 制造商:Microchip Technology Inc 功能描述:MPLAB ICD 2 PIC24FJ64GA004 28P Header
發(fā)布緊急采購，3分鐘左右您將得到回復。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*