- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄4297 > XC2S30-6VQ100C (Xilinx Inc)IC FPGA 2.5V C-TEMP 100-PQFP PDF資料下載
參數(shù)資料
| 型號： | XC2S30-6VQ100C |
| 廠商： | Xilinx Inc |
| 文件頁數(shù)： | 64/99頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC FPGA 2.5V C-TEMP 100-PQFP |
| 標準包裝： | 90 |
| 系列： | Spartan®-II |
| LAB/CLB數(shù)： | 216 |
| 邏輯元件/單元數(shù)： | 972 |
| RAM 位總計： | 24576 |
| 輸入/輸出數(shù)： | 60 |
| 門數(shù)： | 30000 |
| 電源電壓： | 2.375 V ~ 2.625 V |
| 安裝類型： | 表面貼裝 |
| 工作溫度： | 0°C ~ 85°C |
| 封裝/外殼： | 100-TQFP |
| 供應商設(shè)備封裝： | 100-VQFP（14x14） |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁當前第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁
Spartan-II FPGA Family: DC and Switching Characteristics
DS001-3 (v2.8) June 13, 2008
Module 3 of 4
Product Specification
67
R
Block RAM Switching Characteristics
TBUF Switching Characteristics
JTAG Test Access Port Switching Characteristics
Symbol
Description
Speed Grade
Units
-6
-5
MinMax
Sequential Delays
TBCKO
Clock CLK to DOUT output
-
3.4
-
4.0
ns
Setup/Hold Times with Respect to Clock CLK(1)
TBACK / TBCKA
ADDR inputs
1.4 / 0
-
1.4 / 0
-
ns
TBDCK/ TBCKD
DIN inputs
1.4 / 0
-
1.4 / 0
-
ns
TBECK/ TBCKE
EN inputs
2.9 / 0
-
3.2 / 0
-
ns
TBRCK/ TBCKR
RST input
2.7 / 0
-
2.9 / 0
-
ns
TBWCK/ TBCKW
WEN input
2.6 / 0
-
2.8 / 0
-
ns
Clock CLK
TBPWH
Minimum pulse width, High
-
1.9
-
1.9
ns
TBPWL
Minimum pulse width, Low
-
1.9
-
1.9
ns
TBCCS
CLKA -> CLKB setup time for different ports
-
3.0
-
4.0
ns
Notes:
1.
A zero hold time listing indicates no hold time or a negative hold time.
Symbol
Description
Speed Grade
Units
-6
-5
Max
Combinatorial Delays
TIO
IN input to OUT output
0
ns
TOFF
TRI input to OUT output high impedance
0.1
0.2
ns
TON
TRI input to valid data on OUT output
0.1
0.2
ns
Symbol
Description
Speed Grade
Units
-6
-5
Min
Max
Min
Max
Setup and Hold Times with Respect to TCK
TTAPTCK / TTCKTAP
TMS and TDI setup and hold times
4.0 / 2.0
-
4.0 / 2.0
-
ns
Sequential Delays
TTCKTDO
Output delay from clock TCK to output TDO
-
11.0
-
11.0
ns
FTCK
Maximum TCK clock frequency
-
33
-
33
MHz
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| EP4S100G5F45I3N | IC STRATIX IV FPGA 530K 1932FBGA |
| 24LCS52-I/MS | IC EEPROM 2KBIT 400KHZ 8MSOP |
| ABC60DREH-S13 | CONN EDGECARD 120PS .100 EYELET |
| ACC60DREH-S13 | CONN EDGECARD 120POS .100 EYELET |
| XC2S30-5VQ100I | IC FPGA 2.5V I-TEMP 100-VQFP |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| XC2S30-6VQ100I | 制造商:XILINX 制造商全稱:XILINX 功能描述:Spartan-II 2.5V FPGA Family:Introduction and Ordering Information |
| XC2S30-6VQG100C | 制造商:Xilinx 功能描述:FPGA SPARTAN-II 30K GATES 972 CELLS 263MHZ 2.5V 100VTQFP - Trays |
| XC2S30-6VQG100I | 制造商:XILINX 制造商全稱:XILINX 功能描述:Spartan-II FPGA Family |
| XC2S400E | 制造商:XILINX 制造商全稱:XILINX 功能描述:Platform Flash In-System Programmable Configuration PROMS |
| XC2S400E-6FG456C | 制造商:Xilinx 功能描述:FPGA SPARTAN-IIE 400K GATES 10800 CELLS 357MHZ 1.8V 456FBGA - Trays |
發(fā)布緊急采購，3分鐘左右您將得到回復。