- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄1973 > XA3SD3400A-4FGG676I (Xilinx Inc)SPARTAN-3ADSP FPGA 3400K 676FBGA PDF資料下載
參數(shù)資料
| 型號： | XA3SD3400A-4FGG676I |
| 廠商： | Xilinx Inc |
| 文件頁數(shù)： | 35/58頁 |
| 文件大小： | 0K |
| 描述： | SPARTAN-3ADSP FPGA 3400K 676FBGA |
| 產(chǎn)品培訓(xùn)模塊： | Extended Spartan 3A FPGA Family |
| 標(biāo)準(zhǔn)包裝： | 40 |
| 系列： | Spartan®-3A DSP XA |
| LAB/CLB數(shù)： | 5968 |
| 邏輯元件/單元數(shù)： | 53712 |
| RAM 位總計： | 2322432 |
| 輸入/輸出數(shù)： | 469 |
| 門數(shù)： | 3400000 |
| 電源電壓： | 1.14 V ~ 1.26 V |
| 安裝類型： | 表面貼裝 |
| 工作溫度： | -40°C ~ 100°C |
| 封裝/外殼： | 676-BGA |
| 供應(yīng)商設(shè)備封裝： | 676-FBGA（27x27） |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁當(dāng)前第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁
XA Spartan-3A DSP Automotive FPGA Family Data Sheet
DS705 (v2.0) April 18, 2011
Product Specification
40
DSP48A Timing
To reference the DSP48A block diagram, see the XtremeDSP DSP48A for Spartan-3A DSP FPGAs User Guide (UG431).
Table 35: Setup Times for the DSP48A
Symbol
Description
Pre-adder
Multiplier
Post-adder
Speed Grade: -4
Units
Min
Setup Times of Data/Control Pins to the Input Register Clock
TDSPDCK_AA
A input to A register CLK
–
–0.04
ns
TDSPDCK_DB
D input to B register CLK
Yes(1)
–
–1.88
ns
TDSPDCK_CC
C input to C register CLK
–
–0.05
ns
TDSPDCK_DD
D input to D register CLK
–
–0.04
ns
TDSPDCK_OPB
OPMODE input to B register CLK
Yes
–
–0.42
ns
TDSPDCK_OPOP
OPMODE input to OPMODE register CLK
–
–0.06
ns
Setup Times of Data Pins to the Pipeline Register Clock
TDSPDCK_AM
A input to M register CLK
–Yes
–3.79
ns
TDSPDCK_BM
B input to M register CLK
Yes
–4.97
ns
No
Yes
–3.79
ns
TDSPDCK_DM
D input to M register CLK
Yes
–5.06
ns
TDSPDCK_OPM
OPMODE to M register CLK
Yes
–5.42
ns
Setup Times of Data/Control Pins to the Output Register Clock
TDSPDCK_AP
A input to P register CLK
–Yes
Yes
5.49
ns
TDSPDCK_BP
B input to P register CLK
Yes
6.74
ns
No
Yes
5.48
ns
TDSPDCK_DP
D input to P register CLK
Yes
6.83
ns
TDSPDCK_CP
C input to P register CLK
–
Yes
2.18
ns
TDSPDCK_OPP
OPMODE input to P register CLK
Yes
7.18
ns
Notes:
1.
“Yes” means that the component is in the path. “No” means that the component is being bypassed. “–” means that no path exists, so it is not
applicable.
2.
The numbers in this table are based on the operating conditions set forth in Table 8.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| XA6SLX75T-3FGG484Q | IC FPGA SPARTAN 6 484FGGBGA |
| XA95144XL-15CSG144I | IC CPLD 144MC 117 I/O 144CSBGA |
| XAM1808AZCE4 | IC ARM PROCESSOR 361NFBGA |
| XC1765ESOG8C | IC PROM SERIAL 65K 8-SOIC |
| XC17S200AVQ44I | IC PROM SER 200000 I-TEMP 44VQFP |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| X-A4A-300L | 制造商:Leach International Corporation 功能描述:MID RANGE - Bulk |
| X-A4C-300M | 制造商:Leach International Corporation 功能描述:MID RANGE - Bulk |
| X-A4M-300L | 制造商:Leach International Corporation 功能描述:MID RANGE - Bulk |
| X-A4M-300M | 制造商:Leach International Corporation 功能描述:MID RANGE - Bulk |
| X-A4N | 制造商:Leach International Corporation 功能描述:MID RANGE - Bulk |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。