
SPRS226H NOVEMBER 2003 REVISED AUGUST 2005
2
POST OFFICE BOX 1443
HOUSTON, TEXAS 772511443
Table of Contents
reset
absolute maximum ratings over operating case
temperature range
recommended operating conditions
electrical characteristics over recommended ranges of
supply voltage and operating case temperature
recommended clock and control signal transition
behavior
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
parameter measurement information
input and output clocks
. . . . . . . . . . . . . . . . . . . . . . . . . . .
asynchronous memory timing
programmable synchronous interface timing
synchronous DRAM timing
. . . . . . . . . . . . . . . . . . . . . . . .
HOLD/HOLDA timing
. . . . . . . . . . . . . . . . . . . . . . . . . . .
BUSREQ timing
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
reset timing
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
external interrupt timing
. . . . . . . . . . . . . . . . . . . . . . . . .
host-port interface (HPI) timing
peripheral component interconnect (PCI) timing
[C6415T and C6416T only]
multichannel buffered serial port (McBSP) timing
UTOPIA slave timing [C6415T and C6416T only]
timer timing
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
general-purpose input/output (GPIO) port timing
JTAG test-port timing
. . . . . . . . . . . . . . . . . . . . . . . . . . .
mechanical data
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
75
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
76
76
. . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . .
77
.
77
78
80
85
89
94
104
105
106
108
109
. . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . .
. . . . . . . .
. . . . . . . . . . . . . . . . . . .
114
117
128
131
132
133
134
. . . . . . . . . . . . . . . . . .
. . . .
. . .
. . . .
revision history
GLZ and ZLZ BGA packages (bottom view)
description
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
device characteristics
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
device compatibility
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
functional block and CPU (DSP core) diagram
CPU (DSP core) description
. . . . . . . . . . . . . . . . . . . . . . . . . .
memory map summary
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
peripheral register descriptions
EDMA channel synchronization events
interrupt sources and interrupt selector
signal groups description
. . . . . . . . . . . . . . . . . . . . . . . . . . . .
device configurations
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
multiplexed pins
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
debugging considerations
. . . . . . . . . . . . . . . . . . . . . . . . . . .
terminal functions
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
development support
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
device support
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
clock PLL
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
general-purpose input/output (GPIO)
power-down mode logic
. . . . . . . . . . . . . . . . . . . . . . . . . . . . .
power-supply sequencing
. . . . . . . . . . . . . . . . . . . . . . . . . . . .
power-supply decoupling
. . . . . . . . . . . . . . . . . . . . . . . . . . . .
IEEE 1149.1 JTAG compatibility statement
EMIF device speed
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
bootmode
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3
4
5
6
7
8
9
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . .
. . . . . . . . . . .
12
15
28
30
32
37
40
40
42
62
63
66
69
70
72
73
74
74
75
. . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . .