- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄382636 > TMX20F2810PBKAEP (Texas Instruments, Inc.) Digital Signal Processors PDF資料下載
參數(shù)資料
| 型號： | TMX20F2810PBKAEP |
| 廠商： | Texas Instruments, Inc. |
| 元件分類： | 數(shù)字信號處理 |
| 英文描述： | Digital Signal Processors |
| 中文描述： | 數(shù)字信號處理器 |
| 文件頁數(shù)： | 121/159頁 |
| 文件大?。?/td> | 2084K |
| 代理商： | TMX20F2810PBKAEP |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁當(dāng)前第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁
Electrical Specifications
120
March 2004 Revised October 2004
SGUS051A
6.22
External Interface (XINTF) Timing
Each XINTF access consists of three parts: Lead, Active, and Trail. The user configures the Lead/Active/Trail
wait states in the XTIMING registers. There is one XTIMING register for each XINTF zone. Table 625 shows
the relationship between the parameters configured in the XTIMING register and the duration of the pulse in
terms of XTIMCLK cycles.
Table 625. Relationship Between Parameters Configured in XTIMING and Duration of Pulse
DESCRIPTION
DURATION (ns)
X2TIMING = 0
XRDLEAD x tc(XTIM)
(XRDACTIVE + WS + 1) x tc(XTIM)
XRDTRAIL x tc(XTIM)
XWRLEAD x tc(XTIM)
(XWRACTIVE + WS + 1) x tc(XTIM)
XWRTRAIL x tc(XTIM)
X2TIMING = 1
(XRDLEAD x 2) x tc(XTIM)
(XRDACTIVE x 2 + WS + 1) x tc(XTIM)
(XRDTRAIL x 2) x tc(XTIM)
(XWRLEAD x 2) x tc(XTIM)
(XWRACTIVE x 2 + WS + 1) x tc(XTIM)
(XWRTRAIL x 2) x tc(XTIM)
LR
Lead period, read access
AR
Active period, read access
TR
Trail period, read access
LW
Lead period, write access
AW
Active period, write access
TW
tc(XTIM) Cycle time, XTIMCLK
WS refers to the number of wait states inserted by hardware when using XREADY. If the zone is configured to ignore XREADY (USEREADY = 0),
then WS = 0.
Trail period, write access
Minimum wait state requirements must be met when configuring each zone’s XTIMING register. These
requirements are in addition to any timing requirements as specified by that device’s data sheet. No internal
device hardware is included to detect illegal settings.
If the XREADY signal is ignored (USEREADY = 0), then:
1.
Lead:
LR
≥
t
c(XTIM)
LW
≥
t
c(XTIM)
These requirements result in the following XTIMING register configuration restrictions
§
:
XRDLEAD
≥
1
§No hardware to detect illegal XTIMING configurations
XRDACTIVE
≥
0
XRDTRAIL
≥
0
XWRLEAD
≥
1
XWRACTIVE
≥
0
XWRTRAIL
≥
0
X2TIMING
0, 1
Examples of valid and invalid timing when not sampling XREADY
§
:
XRDLEAD
0
XRDACTIVE
0
XRDTRAIL
0
XWRLEAD
0
XWRACTIVE
0
XWRTRAIL
0
X2TIMING
0, 1
Invalid
Valid
§No hardware to detect illegal XTIMING configurations
1
0
0
1
0
0
0, 1
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| TMS320LC2404APGA | DSP CONTROLLERS |
| TMP320LC2401APAGA | DSP CONTROLLERS |
| TMP320LC2401APAGS | DSP CONTROLLERS |
| TMP320LC2401APGA | DSP CONTROLLERS |
| TMP320LC2401APGEA | DSP CONTROLLERS |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| TMX320C14FNL | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:16-Bit Digital Signal Processor |
| TMX320C16PGL | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:16-Bit Digital Signal Processor |
| TMX320C26FNL | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:16-Bit Digital Signal Processor |
| TMX320C2811GHHA | 制造商:TI 制造商全稱:Texas Instruments 功能描述:TMS320R2811, TMS320R2812 Digital Signal Processors |
| TMX320C2811GHHQ | 制造商:TI 制造商全稱:Texas Instruments 功能描述:TMS320R2811, TMS320R2812 Digital Signal Processors |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。