- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄382571 > T7256 (Lineage Power) ISDN Transceiver(ISDN收發(fā)器) PDF資料下載
參數(shù)資料
| 型號： | T7256 |
| 廠商： | Lineage Power |
| 英文描述： | ISDN Transceiver(ISDN收發(fā)器) |
| 中文描述： | 綜合業(yè)務數(shù)字網(wǎng)收發(fā)器（綜合業(yè)務數(shù)字網(wǎng)收發(fā)器） |
| 文件頁數(shù)： | 35/36頁 |
| 文件大?。?/td> | 697K |
| 代理商： | T7256 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁當前第35頁第36頁
Manual
May 1996
SCNT1 Family Reference Design Board
Hardware User’s Manual
Lucent Technologies Inc.
B-15
Appendix B
(continued)
Cut All Bidir Feedback Timing Paths = on
Cut All Clear & Preset Timing Paths = on
Ignore Timing Assignments = on
Functional SNF Extractor = off
Linked SNF Extractor
Timing SNF Extractor = on
Optimize Timing SNF = off
Generate AHDL TDO File = off
Fitter Settings = NORMAL
Smart Recompile = off
Total Recompile = off
= off
Interface Menu Commands
EDIF Netlist Writer = off
Verilog Netlist Writer = off
VHDL Netlist Writer = off
Compilation Times
Compiler Netlist Extractor 00:00:01
Database Builder 00:00:01
Logic Synthesizer 00:00:00 Partitioner
00:00:02 Fitter 00:00:01
Timing SNF Extractor 00:00:00
Assembler
00:00:00
Total Time 00:00:05
Memory Allocated
Peak memory allocated during compilation = 2,783K
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| T7234 | ISDN Transceiver(ISDN收發(fā)器) |
| T7237 | ISDN Transceiver(ISDN收發(fā)器) |
| T7264 | U-Interface 2B1Q Transceiver(U接口 2B1Q收發(fā)器) |
| T7264 | T7264 U-Interface 2B1Q Transceiver |
| T7289A | DS1 Line Interface(DS1 線接口) |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| T7256A | 制造商:AGERE 制造商全稱:AGERE 功能描述:Compliance with the New ETSI PSD Requirement |
| T7257 | 制造商:TE Connectivity 功能描述: |
| T-726 | 制造商:RHOMBUS-IND 制造商全稱:Rhombus Industries Inc. 功能描述:ADSL Line Interface Transformers |
| T7263 | 制造商:TE Connectivity 功能描述: |
| T7263A | 制造商:Toshiba America Electronic Components 功能描述:T7263A |
發(fā)布緊急采購，3分鐘左右您將得到回復。