參數(shù)資料
型號(hào)： SYM53C895A
廠商： LSI Corporation
英文描述： PCI to Ultra2 SCSI Controller(PCI與Ultra2 SCSI連接控制器)
中文描述： PCI到Ultra2 SCSI控制器（的PCI與Ultra2的SCSI連接控制器）
文件頁(yè)數(shù)： 343/352頁(yè)
文件大?。?/td> 4647K
代理商： SYM53C895A
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)第114頁(yè)第115頁(yè)第116頁(yè)第117頁(yè)第118頁(yè)第119頁(yè)第120頁(yè)第121頁(yè)第122頁(yè)第123頁(yè)第124頁(yè)第125頁(yè)第126頁(yè)第127頁(yè)第128頁(yè)第129頁(yè)第130頁(yè)第131頁(yè)第132頁(yè)第133頁(yè)第134頁(yè)第135頁(yè)第136頁(yè)第137頁(yè)第138頁(yè)第139頁(yè)第140頁(yè)第141頁(yè)第142頁(yè)第143頁(yè)第144頁(yè)第145頁(yè)第146頁(yè)第147頁(yè)第148頁(yè)第149頁(yè)第150頁(yè)第151頁(yè)第152頁(yè)第153頁(yè)第154頁(yè)第155頁(yè)第156頁(yè)第157頁(yè)第158頁(yè)第159頁(yè)第160頁(yè)第161頁(yè)第162頁(yè)第163頁(yè)第164頁(yè)第165頁(yè)第166頁(yè)第167頁(yè)第168頁(yè)第169頁(yè)第170頁(yè)第171頁(yè)第172頁(yè)第173頁(yè)第174頁(yè)第175頁(yè)第176頁(yè)第177頁(yè)第178頁(yè)第179頁(yè)第180頁(yè)第181頁(yè)第182頁(yè)第183頁(yè)第184頁(yè)第185頁(yè)第186頁(yè)第187頁(yè)第188頁(yè)第189頁(yè)第190頁(yè)第191頁(yè)第192頁(yè)第193頁(yè)第194頁(yè)第195頁(yè)第196頁(yè)第197頁(yè)第198頁(yè)第199頁(yè)第200頁(yè)第201頁(yè)第202頁(yè)第203頁(yè)第204頁(yè)第205頁(yè)第206頁(yè)第207頁(yè)第208頁(yè)第209頁(yè)第210頁(yè)第211頁(yè)第212頁(yè)第213頁(yè)第214頁(yè)第215頁(yè)第216頁(yè)第217頁(yè)第218頁(yè)第219頁(yè)第220頁(yè)第221頁(yè)第222頁(yè)第223頁(yè)第224頁(yè)第225頁(yè)第226頁(yè)第227頁(yè)第228頁(yè)第229頁(yè)第230頁(yè)第231頁(yè)第232頁(yè)第233頁(yè)第234頁(yè)第235頁(yè)第236頁(yè)第237頁(yè)第238頁(yè)第239頁(yè)第240頁(yè)第241頁(yè)第242頁(yè)第243頁(yè)第244頁(yè)第245頁(yè)第246頁(yè)第247頁(yè)第248頁(yè)第249頁(yè)第250頁(yè)第251頁(yè)第252頁(yè)第253頁(yè)第254頁(yè)第255頁(yè)第256頁(yè)第257頁(yè)第258頁(yè)第259頁(yè)第260頁(yè)第261頁(yè)第262頁(yè)第263頁(yè)第264頁(yè)第265頁(yè)第266頁(yè)第267頁(yè)第268頁(yè)第269頁(yè)第270頁(yè)第271頁(yè)第272頁(yè)第273頁(yè)第274頁(yè)第275頁(yè)第276頁(yè)第277頁(yè)第278頁(yè)第279頁(yè)第280頁(yè)第281頁(yè)第282頁(yè)第283頁(yè)第284頁(yè)第285頁(yè)第286頁(yè)第287頁(yè)第288頁(yè)第289頁(yè)第290頁(yè)第291頁(yè)第292頁(yè)第293頁(yè)第294頁(yè)第295頁(yè)第296頁(yè)第297頁(yè)第298頁(yè)第299頁(yè)第300頁(yè)第301頁(yè)第302頁(yè)第303頁(yè)第304頁(yè)第305頁(yè)第306頁(yè)第307頁(yè)第308頁(yè)第309頁(yè)第310頁(yè)第311頁(yè)第312頁(yè)第313頁(yè)第314頁(yè)第315頁(yè)第316頁(yè)第317頁(yè)第318頁(yè)第319頁(yè)第320頁(yè)第321頁(yè)第322頁(yè)第323頁(yè)第324頁(yè)第325頁(yè)第326頁(yè)第327頁(yè)第328頁(yè)第329頁(yè)第330頁(yè)第331頁(yè)第332頁(yè)第333頁(yè)第334頁(yè)第335頁(yè)第336頁(yè)第337頁(yè)第338頁(yè)第339頁(yè)第340頁(yè)第341頁(yè)第342頁(yè)當(dāng)前第343頁(yè)第344頁(yè)第345頁(yè)第346頁(yè)第347頁(yè)第348頁(yè)第349頁(yè)第350頁(yè)第351頁(yè)第352頁(yè)
Index
IX-9
interrupt status zero (SIST0)
4-75
interrupts
2-46
isolation mode (ISO)
4-87
longitudinal parity (SLPAR)
4-79
loopback mode
2-23
loopback mode (SLB)
4-89
low level mode (LOW)
4-90
LVD Link
2-33
mode (SMODE[1:0])
4-93
MSG/ signal (MSG)
4-46
output control latch (SOCL)
4-38
output data latch (SODL)
4-94
parity control
2-26
parity error (PAR)
4-73
performance
1-6
phase
5-11
,
5-28
phase mismatch - initiator mode
4-72
reset condition (RST)
4-73
RST/ received (RST)
4-77
RST/ signal (RST)
4-44
SDP0/ parity signal (SDP0)
4-44
SDP1 signal (SDP1)
4-48
selected as ID (SSAID)
4-86
selector ID (SSID)
4-39
serial EEPROM access
2-56
signals
3-12
status one (SSTAT1)
4-44
status two (SSTAT2)
4-46
status zero (SSTAT0)
4-43
synchronous offset maximum (SOM)
4-87
synchronous offset zero (SOZ)
4-86
synchronous transfer period (TP[2:0])
4-32
termination
2-37
test four (STEST4)
4-93
test one (STEST1)
4-87
test three (STEST3)
4-90
test two (STEST2)
4-88
test zero (STEST0)
4-86
timer one (STIME1)
4-84
timer zero (STIME0)
4-82
TolerANT technology
1-5
transfer (SXFER)
4-32
true end of process (TEOP)
4-56
Ultra2 SCSI
2-20
valid (VAL)
4-39
wide residue (SWIDE)
4-80
SCSI SCRIPTS operation
5-2
sample instruction
5-3
SCSI-1 transfers (differential 4.17 mbytes)
6-57
SCSI-2
fast transfers
10.0 Mbytes (8-bit transfers)
40 MHz clock
6-57
50 MHz clock
6-58
20.0 Mbytes (16-bit transfers)
40 MHz clock
6-57
50 MHz clock
6-58
SCTRL signals
3-13
SD[15:0]+-
3-12
SDP[1:0]+-
3-12
second dword
5-12
,
5-21
,
5-22
,
5-31
,
5-34
,
5-37
SEL
2-44
select
2-17
instruction
5-15
with ATN/
5-19
with SATN/ on a start sequence (WATN)
4-23
selected (SEL)
4-72
,
4-76
selection or reselection time-out (STO)
4-74
,
4-78
selection response logic test (SLT)
4-86
selection time-out (SEL[3:0])
4-83
semaphore (SEM)
4-49
serial EEPROM
data format
2-57
interface
2-56
SERR/
3-8
SERR/ enable (SE)
4-4
set instruction
5-15
,
5-17
set/clear
carry
5-19
SACK/
5-20
shadow register test mode (SRTM)
4-60
SI_O+-
3-13
SI_O/ status (I_O)
4-40
SID
2-57
SIDL
least significant byte full (ILF)
4-43
most significant byte full (ILF1)
4-46
SIEN0
2-43
SIEN1
2-43
signal process (SIGP)
4-49
,
4-55
signaled system error (SSE)
4-5
simple arbitration
4-21
single
address cycles
2-19
ended SCSI signals
6-7
step interrupt (SSI)
4-41
,
4-68
step mode (SSM)
4-70
SIP
2-42
,
2-46
SIST0
2-25
,
2-43
,
2-46
,
2-47
SIST1
2-43
,
2-46
,
2-47
slow ROM pin
3-20
SLPAR high byte enable (SLPHBEN)
4-28
SLPAR mode (SLPMD)
4-28
SMSG+-
3-13
SMSG/ status (MSG)
4-40
SODL
least significant byte full (OLF)
4-43
most significant byte full (OLF1)
4-47
register
2-50
,
2-51
,
2-52
SODR
least significant byte full (ORF)
4-43
most significant byte full (ORF1)
4-46
software reset (SRST)
4-49
source I/O memory enable (SIOM)
4-66
special cycle command
2-4
SREQ
2-47
SREQ+-
3-13
SREQ/ status (REQ)
4-40
SREQ2+-
3-13
SRST+-
3-13
SSEL+-
3-13
SSEL/ status (SEL)
4-40
SSTAT0
2-25
SSTAT1
2-25
stacked interrupts
2-46
start
address
5-12
,
5-21
DMA operation (STD)
4-70
SCSI transfer (SST)
4-26
sequence (START)
4-22
static block move selector (SBMS)
4-102
STEST2 register
2-24
相關(guān)PDF資料
PDF描述
SYM53C895 PCI to Ultra2 SCSI I/O Processor with LVD（Low Voltage Differential Link）Universal Transceivers(PCI與Ultra2 SCSI I/O接口處理器（帶低電壓差分連接通用收發(fā)器）)
SYM53C896 PCI to Dual Channel Ultra2 SCSI Multifunction Controller(PCI與雙通道Ultra2 SCSI連接多功能控制器)
SYMFC909 Fibre Channel Protocol Controller(光纖通道協(xié)議控制器)
T-13811 T1/CEPT Telecom Applications
T-17009 Meets all IEE 802.3 and ANSI X3.263 standards including 350 mH OCL with 8 mA bias
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
SYM53C896 制造商:未知廠家 制造商全稱:未知廠家 功能描述:BUS CONTROLLER
SYM-63LH+ 制造商:MINI 制造商全稱:Mini-Circuits 功能描述:Frequency Mixer
SYM8291 制造商: 功能描述: 制造商:undefined 功能描述:
SYM-A-100 制造商:Sliger Designs, Inc. 功能描述:SPEAKER HARNESS - Bulk 制造商:Sliger Designs, Inc. 功能描述:SCANNER FRAMES DESIGNED TO FIT DIFFERENT STORE COUNTER TOPS - Bulk
SYM-A-200 制造商:Sliger Designs, Inc. 功能描述:SCANNER FRAMES DESIGNED TO FIT DIFFERENT STORE COUNTER TOPS - Bulk
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*