- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄385894 > SYM53C895A (LSI Corporation) PCI to Ultra2 SCSI Controller(PCI與Ultra2 SCSI連接控制器) PDF資料下載
參數(shù)資料
| 型號： | SYM53C895A |
| 廠商： | LSI Corporation |
| 英文描述： | PCI to Ultra2 SCSI Controller(PCI與Ultra2 SCSI連接控制器) |
| 中文描述： | PCI到Ultra2 SCSI控制器（的PCI與Ultra2的SCSI連接控制器） |
| 文件頁數(shù)： | 34/352頁 |
| 文件大小： | 4647K |
| 代理商： | SYM53C895A |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁當(dāng)前第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁第319頁第320頁第321頁第322頁第323頁第324頁第325頁第326頁第327頁第328頁第329頁第330頁第331頁第332頁第333頁第334頁第335頁第336頁第337頁第338頁第339頁第340頁第341頁第342頁第343頁第344頁第345頁第346頁第347頁第348頁第349頁第350頁第351頁第352頁
2-8
Functional Description
2.1.2.13 Memory Write and Invalidate Command
The Memory Write and Invalidate command is identical to the Memory
Write command, except that it additionally guarantees a minimum
transfer of one complete cache line; that is to say, the master intends to
write all bytes within the addressed cache line in a single PCI transaction
unless interrupted by the target. This command requires implementation
of the PCI
Cache Line Size
register at address 0x0C in PCI configuration
space. The SYM53C895A enables Memory Write and Invalidate cycles
when bit 0 (WRIE) in the
Chip Test Three (CTEST3)
register and bit 4
(WIE) in the PCI
Command
register are set. When the following
conditions are met, Memory Write and Invalidate commands are issued:
1.
The CLSE bit (Cache Line Size Enable, bit 7,
DMA Control (DCNTL)
register), WRIE bit (Write and Invalidate Enable, bit 0,
Chip Test
Three (CTEST3)
register), and PCI configuration
Command
register,
bit 4 are set.
2.
The
Cache Line Size
register contains a legal burst size value in
Dwords (2, 4, 8, 16, 32, 64, or 128) and that value is less than or
equal to the
DMA Mode (DMODE)
burst size.
3.
The chip has enough bytes in the DMA FIFO to complete at least
one full cache line burst.
4.
The chip is aligned to a cache line boundary.
When these conditions are met, the SYM53C895A issues a Memory
Write and Invalidate command instead of a Memory Write command
during all PCI write cycles.
Multiple Cache Line Transfers –
The Memory Write and Invalidate
command can write multiple cache lines of data in a single bus
ownership. The chip issues a burst transfer as soon as it reaches a
cache line boundary. The size of the transfer is not automatically the
cache line size, but rather a multiple of the cache line size specified in
Revision 2.2 of the PCI specification. The logic selects the largest
multiple of the cache line size based on the amount of data to transfer,
with the maximum allowable burst size determined from the
DMA Mode
(DMODE)
burst size bits, and
Chip Test Five (CTEST5),
bit 2. If multiple
cache line size transfers are not desired, set the
DMA Mode (DMODE)
burst size to exactly the cache line size and the chip only issues single
cache line transfers.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| SYM53C895 | PCI to Ultra2 SCSI I/O Processor with LVD（Low Voltage Differential Link）Universal Transceivers(PCI與Ultra2 SCSI I/O接口處理器（帶低電壓差分連接通用收發(fā)器）) |
| SYM53C896 | PCI to Dual Channel Ultra2 SCSI Multifunction Controller(PCI與雙通道Ultra2 SCSI連接多功能控制器) |
| SYMFC909 | Fibre Channel Protocol Controller(光纖通道協(xié)議控制器) |
| T-13811 | T1/CEPT Telecom Applications |
| T-17009 | Meets all IEE 802.3 and ANSI X3.263 standards including 350 mH OCL with 8 mA bias |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| SYM53C896 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:BUS CONTROLLER |
| SYM-63LH+ | 制造商:MINI 制造商全稱:Mini-Circuits 功能描述:Frequency Mixer |
| SYM8291 | 制造商: 功能描述: 制造商:undefined 功能描述: |
| SYM-A-100 | 制造商:Sliger Designs, Inc. 功能描述:SPEAKER HARNESS - Bulk 制造商:Sliger Designs, Inc. 功能描述:SCANNER FRAMES DESIGNED TO FIT DIFFERENT STORE COUNTER TOPS - Bulk |
| SYM-A-200 | 制造商:Sliger Designs, Inc. 功能描述:SCANNER FRAMES DESIGNED TO FIT DIFFERENT STORE COUNTER TOPS - Bulk |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。