- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄385894 > SYM53C180 (LSI Corporation) Ultra3 SCSI Bus Expander(Ultra2 SCSI總線擴(kuò)展器) PDF資料下載
參數(shù)資料
| 型號(hào)： | SYM53C180 |
| 廠商： | LSI Corporation |
| 英文描述： | Ultra3 SCSI Bus Expander(Ultra2 SCSI總線擴(kuò)展器) |
| 中文描述： | 個(gè)Ultra3 SCSI總線擴(kuò)展（Ultra2的SCSI總線擴(kuò)展器） |
| 文件頁(yè)數(shù)： | 20/78頁(yè) |
| 文件大?。?/td> | 1073K |
| 代理商： | SYM53C180 |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)當(dāng)前第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)
2-2
Functional Descriptions
Figure 2.1
SYM53C180 Block Diagram
In its simplest form, the SYM53C180 passes data and parity from a
source bus to a load bus. The side asserting, deasserting or releasing
the SCSI signals is the source side. The model of the SYM53C180
represents pieces of wire that allow corresponding SCSI signals to flow
from one side to the other side. The SYM53C180 monitors arbitration
and selection by devices on the bus so it can enable the proper drivers
to pass the signals along. In addition, the SYM53C180 does signal
retiming to maintain the signal skew budget from the source bus to the
load bus.
2.1.1 SCSI A Side and B Side Control Blocks
The SCSI A Side pins are connected internally to the corresponding
SCSI B Side pins, forming bidirectional connections to the SCSI bus.
In the LVD/LVD mode, the SCSI A Side and B Side control blocks
connect to both targets and initiators and accept any asynchronous or
synchronous data transfer rates up to the 160 Mbytes/s rate of Wide
Ultra3 SCSI. TolerANT
and LVD Link technologies are part of both the
A Side and B Side control blocks.
Retiming
Logic
Precision
Delay
Control
State
Machine
Control
L
D
R
L
D
R
S
S
L
L
Control
Signals
LVD, Single-ended,
Wide Ultra SCSI Bus
(A Side)
LVD, Single-ended
Wide Ultra SCSI Bus
(B Side)
A_DIFFSENS
B_DIFFSENS
40 MHz Clock Input
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| SYM53C710 | 32-Bit SCSI I/O Processor(32位SCSI I/O處理器) |
| SYM53C770 | SCSI I/O Processor With Ultra SCSI(帶超級(jí)SCSI的SCSI I/O處理器) |
| SYM53C810A | PCI-SCSI I/O Processor(PCI-SCSI I/O接口處理器) |
| SYM53C825A | PCI-SCSI I/O Processor(PCI-SCSI I/O接口處理器) |
| SYM53C825AE | PCI-SCSI I/O Processor(PCI-SCSI I/O接口處理器) |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| SYM53C400A | 制造商:SYMBIOS 功能描述: |
| SYM53C770 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:SCSI Bus Interface/Controller |
| SYM53C876E(PBGA) | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:SCSI Bus Interface/Controller |
| SYM53C876E(PQFP) | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:SCSI Bus Interface/Controller |
| SYM53C885 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Telecommunication IC |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。