- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄2092 > MB86277PMC-G-BNDE1 (Fujitsu Semiconductor America Inc)IC GRAPHIC CTRLR 2D 256LQFP PDF資料下載
參數(shù)資料
| 型號(hào)： | MB86277PMC-G-BNDE1 |
| 廠商： | Fujitsu Semiconductor America Inc |
| 文件頁(yè)數(shù)： | 202/277頁(yè) |
| 文件大?。?/td> | 0K |
| 描述： | IC GRAPHIC CTRLR 2D 256LQFP |
| 特色產(chǎn)品： | Graphics Display Controllers (GDC) |
| 標(biāo)準(zhǔn)包裝： | 100 |
| 類型： | 視頻、圖形控制器 |
| 應(yīng)用： | TV |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 256-LQFP |
| 供應(yīng)商設(shè)備封裝： | 256-LQFP（28x28） |
| 包裝： | 托盤 |
| 其它名稱： | 865-1180 |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)第114頁(yè)第115頁(yè)第116頁(yè)第117頁(yè)第118頁(yè)第119頁(yè)第120頁(yè)第121頁(yè)第122頁(yè)第123頁(yè)第124頁(yè)第125頁(yè)第126頁(yè)第127頁(yè)第128頁(yè)第129頁(yè)第130頁(yè)第131頁(yè)第132頁(yè)第133頁(yè)第134頁(yè)第135頁(yè)第136頁(yè)第137頁(yè)第138頁(yè)第139頁(yè)第140頁(yè)第141頁(yè)第142頁(yè)第143頁(yè)第144頁(yè)第145頁(yè)第146頁(yè)第147頁(yè)第148頁(yè)第149頁(yè)第150頁(yè)第151頁(yè)第152頁(yè)第153頁(yè)第154頁(yè)第155頁(yè)第156頁(yè)第157頁(yè)第158頁(yè)第159頁(yè)第160頁(yè)第161頁(yè)第162頁(yè)第163頁(yè)第164頁(yè)第165頁(yè)第166頁(yè)第167頁(yè)第168頁(yè)第169頁(yè)第170頁(yè)第171頁(yè)第172頁(yè)第173頁(yè)第174頁(yè)第175頁(yè)第176頁(yè)第177頁(yè)第178頁(yè)第179頁(yè)第180頁(yè)第181頁(yè)第182頁(yè)第183頁(yè)第184頁(yè)第185頁(yè)第186頁(yè)第187頁(yè)第188頁(yè)第189頁(yè)第190頁(yè)第191頁(yè)第192頁(yè)第193頁(yè)第194頁(yè)第195頁(yè)第196頁(yè)第197頁(yè)第198頁(yè)第199頁(yè)第200頁(yè)第201頁(yè)當(dāng)前第202頁(yè)第203頁(yè)第204頁(yè)第205頁(yè)第206頁(yè)第207頁(yè)第208頁(yè)第209頁(yè)第210頁(yè)第211頁(yè)第212頁(yè)第213頁(yè)第214頁(yè)第215頁(yè)第216頁(yè)第217頁(yè)第218頁(yè)第219頁(yè)第220頁(yè)第221頁(yè)第222頁(yè)第223頁(yè)第224頁(yè)第225頁(yè)第226頁(yè)第227頁(yè)第228頁(yè)第229頁(yè)第230頁(yè)第231頁(yè)第232頁(yè)第233頁(yè)第234頁(yè)第235頁(yè)第236頁(yè)第237頁(yè)第238頁(yè)第239頁(yè)第240頁(yè)第241頁(yè)第242頁(yè)第243頁(yè)第244頁(yè)第245頁(yè)第246頁(yè)第247頁(yè)第248頁(yè)第249頁(yè)第250頁(yè)第251頁(yè)第252頁(yè)第253頁(yè)第254頁(yè)第255頁(yè)第256頁(yè)第257頁(yè)第258頁(yè)第259頁(yè)第260頁(yè)第261頁(yè)第262頁(yè)第263頁(yè)第264頁(yè)第265頁(yè)第266頁(yè)第267頁(yè)第268頁(yè)第269頁(yè)第270頁(yè)第271頁(yè)第272頁(yè)第273頁(yè)第274頁(yè)第275頁(yè)第276頁(yè)第277頁(yè)
FUJITSU LIMITED
PRELIMINARY and CONFIDENTIAL
MB86277 MINT
Graphics Controller
30
Specifications Rev. 1.0
Table 2. Pin treatment table
(Video capture interface, graphics memory interface, Clock/System)
Pin Name
Direction
*1
Default Treatment
Treatment of unused *2
Comment
CCLK
I
Connect to RBT656 clock signal (27MHz)
<=
VI0-VI7
I
Connect to RBT656 video stream signals.
Available when XRGB=0 only.
Multiplexed MD56-MD63.
When XRGBEN=0,
Pull-Up
SDA,SCL
I
Connect to I2C device.
Available when XRGB=0 only.
Multiplexed MD54-MD55.
When XRGBEN=0,
Pull-Up
MD0-MD31
IO
Connect to graphics memory data bus
<=
MD32-MD63
IO
Connect to graphics memory data bus.
Available when XRGBEN=1 only.
1.XRGBEN=1
MD32-MD63=>OPEN
2.XRGBEN=0
MD32-MD63=>OPEN
MD54-MD63=>Pull-Up
See "2.3.4 Graphics Memory
Interface"
MA0-MA13
O
Connect to graphics memory address and
bank signals
Unused upper pins =>OPEN
See "5.4 Connection with
memory"
MRAS
O
Connect to graphics memory row address
strobe signal
<=
MCAS
O
Connect tor graphics memory colum address
strobe signal
<=
MWE
O
Connect to graphics memory write enable
signal
<=
MDQM0-
MDQM3
O
Connect to graphics memory data mask
signals
<=
MDQM4-
MDQM7
O
Connect to graphics memory data mask
signals.
Available when XRGBEN=1only.
Memory bus width= 32bit
（Both XRGBEN=0 and
XRGBEN=1)
MDQM4-MDQM7=>OPEN
See "2.3.4 Graphics Memory
Interface"
MCLKO
O
Connect to graphics memory clock and
MCLKI*4
<=
MCLKI
I
Connect to MCLKO*3
<=
CLKSEL1-0
I
Connect to GND or VDDH according to the
input frequency to CLK
<=
See "2.3.5 Clock Input"
CLK
I
Input a clock according to the setting of
CLKSEL1-0
<=
See "2.3.5 Clock Input", "12.2.2
Power on Precaution". Input the
clock when power-on.
XRST
I
Input hardware reset signal
<=
See "12.2.2 Power on
Precaution". XRST has to be
Low lovel when power-on.
S
I
Input PLL reset
<=
See "2.3.5 Clock Input", "12.2.2
Power on Precation". S has to
be Low lovel when power-on.
CKM
I
-90<BCLKI<100MHz & Internal
Clcok*5=100MHz
=>VDDH(Use BCLKI as Internal Clock）*6
- BCLKI<90MHz=>GND（Use PLL output）
<=
See "2.3.5 Clock Input"
See "2.3.3 Video Capture
Interface",
Clock/System
Graphics
Memory
Interface
Video Capture
Interface
Note
Note）））） This device is warranted under the above listed condition. No warranty made with other
This device is warranted under the above listed condition. No warranty made with other
combination or treatments.
Semiconductor devices fail with a known probability. Customer must use safety design ( such as redundant
design, fire proof design, over current prevention design, and malfunction prevention design) so that failures will
not cause accidents, injury or death.
*1: :I=Input pin, O=Output pin , O(T)= Output Tri-state pin, IO=Bi-directional pin, Analog O=Analog output, Analog=Analog
pin for DAC
*2:"<=" mark means treat a pin same as default
*3:Recommend to be same length MCLKI to A, MCLKO to A, SDRAM CLK to A and take care the AC spec of graphics memory
interface.
*4:All of analog pins are possible to connect to GND when NOT use DAC. But if connect to GND, all of analog pins(includes
AVD) have to connect GND.
*5:The internal clock means "others clock"(memory clock, rendering clock,etc) which is set by COT bit of CCF register.
*6: In case of CKM=L, BCLKI is used the both internal clock geometry and others module.
MINT
CLK
SDRAM
CLK
SDRAM
MCLKO
MCLKI
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MB86297APBH-GSE1 | IC GRAPHIC CTRLR 2/3D 543BGA |
| MB88F332ABPMC-GSE1 | IC GRAPHIC DISPLAY CTRLR 208LQFP |
| MC100E111FNR2 | IC CLK BUFFER 1:9 800MHZ 28-PLCC |
| MC100E210FNR2 | IC CLOCK BUFFER 1:4/1:5 28-PLCC |
| MC100E310FNR2 | IC CLOCK BUFFER MUX 2:8 28-PLCC |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| MB86277PMC-GS-BNDE1 | 制造商:FUJITSU 功能描述:CONTROLLER GRAPHIC MINT 256LQFP |
| MB86277PMCR-GS-BNDE1 | 制造商:FUJITSU 功能描述: |
| MB86290A | 制造商:FUJITSU 制造商全稱:Fujitsu Component Limited. 功能描述:Graphics Controller Hardware Specifications |
| MB86290APVSR-G-BNDE1 | 制造商:FUJITSU 功能描述: |
| MB86291A | 制造商:Fujitsu 功能描述: |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。