參數(shù)資料
型號： MB86277PMC-G-BNDE1
廠商： Fujitsu Semiconductor America Inc
文件頁數(shù)： 200/277頁
文件大?。?/td> 0K
描述： IC GRAPHIC CTRLR 2D 256LQFP
特色產(chǎn)品： Graphics Display Controllers (GDC)
標(biāo)準(zhǔn)包裝： 100
類型： 視頻、圖形控制器
應(yīng)用： TV
安裝類型： 表面貼裝
封裝/外殼： 256-LQFP
供應(yīng)商設(shè)備封裝： 256-LQFP（28x28）
包裝： 托盤
其它名稱： 865-1180
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁當(dāng)前第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁
FUJITSU LIMITED
PRELIMINARY and CONFIDENTIAL
MB86277 MINT
Graphics Controller
29
Specifications Rev. 1.0
2.2.3 Pin treatment table
Table 1. Pin treatment table
(Host interface, Video output interface)
Pin Name
Direction
*1
Default Treatment
Treatment of unused *2
Comment
MODE0-2
I
Connect to VDDH or GND according to
the CPU mode.
<=
See "4.1 Oepration Mode"
RDY_MODE
I
Connect to VDDH or GND according to
the Ready signal mode.
<=
See "4.1 Oepration Mode"
BS_MODE
I
Connect to VDDH or GND according to
the BS signal mode.
<=
See "4.1 Oepration Mode"
D0-31
IO
Connect to CPU data bus
<=
A2-A25
I
Connect to CPU address bus
<=
Connect A24 to XMWR in the
V832 mode
BCLKI
I
Connect to CPU bus clock
<=
Max 100MHz. Input the clock
when power-on. See "12.2.2
Power on Precaution"
XBS
I
Connect to CPU bus cycle start
indicating signal
VDD when BS_MODE=VDD
This signal is 1 shot BCLKI pulse
that indicates the bus cycle
start. See "4.1 Oepration Mode".
XCS
I
Connect to chip select signal
<=
XRD
I
Connect to CPU read strobe signal
<=
XWE0-XWE4
I
Connect to CPU write byte enable
signals
<=
Connect byte enable signal in
V832 mode
XRDY
O(T)
Connect to CPU Ready (Wait) signal and
Pull Up/Down according to RDY_MODE
<=
See "4.1 Operation Mode"
DREQ
O
Connect to CPU DREQ signal
OPEN
SH3/4,V832=Low Active, See
"4.3 DMA Transfer"
DRACK/DMAAK
I
Connect to CPU DRACK signal
Connect to GND
Connect to DMAAK signal in
V832 Mode, SH3/4,V832=High
Active, See "4.3 DMA Transfer "
DTACK/XTC
I
Connect to CPU DTACK signal
SH3/4=GND,
V832=VDDH
Connect to XTC signal in V832
mode,
SH3/4=High Active, V832=Low
Active, See "4.3 DMA Transfer"
XINT
O
Connect to CPU interrupt signal
OPEN
SH3/4=Low Active,V832=High
Active
DCLKO
O
Connect to dot clock
<=
Selectable clock source, DCLKI
or output of internal PLL. See
DCM Register in "10.2.3 Display
Controller Register"
DCLKI
I
Connect to clock for dot clock
GND
HSYNC
IO
Connect to HSYNC signal and Pull Up
<=
VSYNC
IO
Connect to VSYNC signal and Pull Up
<=
CSYNC
O
Connect to CSYNC signal
OPEN
DISPE
O
Connect to display enable signal
OPEN
GV
O
Connect to select signal of analog video
switch
OPEN
GDC's display=High Level
XRGBEN
I
Connect to VDDH or GND according to the
usage of upper bit of graphics memory
<=
See "2.3.2 Video Output
Interface", "2.3.4 Graphics
AOUTR,G,B
Analog O terminate at 75 ohm
GND*4
VREF
Analog
Input 1.1V. A bypass capacitor (with good
high-frequency characteristics) must be
inserted between VREF and AVS.
GND*4
ACOMPR,G,B
Analog
Tied to analog AVD via 0.1uF ceremic
capacitor
GND*4
VRO
Analog
Pull-down to analog ground by a 2.7K ohm
resister.
GND*4
R7-R0,G7-G0,
B7-B0
O
Connect to video signals.
Available when XRGBEN=0 only.
Multiplexed MD53-MD32, MDQM7-MDQM6.
When XRGBEN=0,
OPEN
See "2.3.2 Video Output
Interface", "2.3.4 Graphics
Memory Interface"
Host Interface
Video Output
Interface
相關(guān)PDF資料
PDF描述
MB86297APBH-GSE1 IC GRAPHIC CTRLR 2/3D 543BGA
MB88F332ABPMC-GSE1 IC GRAPHIC DISPLAY CTRLR 208LQFP
MC100E111FNR2 IC CLK BUFFER 1:9 800MHZ 28-PLCC
MC100E210FNR2 IC CLOCK BUFFER 1:4/1:5 28-PLCC
MC100E310FNR2 IC CLOCK BUFFER MUX 2:8 28-PLCC
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
MB86277PMC-GS-BNDE1 制造商:FUJITSU 功能描述:CONTROLLER GRAPHIC MINT 256LQFP
MB86277PMCR-GS-BNDE1 制造商:FUJITSU 功能描述:
MB86290A 制造商:FUJITSU 制造商全稱:Fujitsu Component Limited. 功能描述:Graphics Controller Hardware Specifications
MB86290APVSR-G-BNDE1 制造商:FUJITSU 功能描述:
MB86291A 制造商:Fujitsu 功能描述:
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*