- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄383308 > MAS281 (Dynex Semiconductor Ltd.) MIL-STD-1750A Microprocessor PDF資料下載
參數(shù)資料
| 型號： | MAS281 |
| 廠商： | Dynex Semiconductor Ltd. |
| 英文描述： | MIL-STD-1750A Microprocessor |
| 中文描述： | 符合MIL - STD - 1750A微處理器 |
| 文件頁數(shù)： | 43/55頁 |
| 文件大?。?/td> | 551K |
| 代理商： | MAS281 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁當前第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁
MAS281
43/55
NO.
Parameter
Test Condition
(notes 1 & 9) (note 2) (note 2)
Min.
Max. Units
61
SURE, NPU, ILLAD, CONFW
valid after SYNC lo (note 10)
TGCLK lo to TGO lo (Timer clocking) (note 10)
SYNC hi to TGO hi
(Reset Trigger-Go XIO) (note 10)
TCLK setup to SYNC lo (note 10)
TCLK hold after SYNC lo (note 10)
DTIMER setup to SYNC lo (note 10)
DTIMER hold after SYNC lo (note 10)
DTIMER setup to TGCLK hi (note 10)
DTIMER hold after TGCLK lo (note 10)
DTO setup to TCLK lo (note 10)
DTO hold after TCLK lo (note 10)
DTIMER lo to DMAE lo (note 10)
DTIMER hi to DMAE normal operation (note 10) Load 1
TCLK lo to Normal operation after
bus timeout (note 10)
EXADE lo to ILLAD lo (note 10)
EXADE hi to ILLAD hi (note 10)
SYNC lo to DD hi (Internal to XIO) (note 3, 10)
Bus fault timeout interval (note 3, 10)
DD hi to AS lo (DMA) (note 3, 10)
DS hi to Data valid (note 10)
Load 1
Load 1
5
-
-
150
ns
ns
62
63
Load 1
-
30
10
50
10
30
12
30
10
-
-
75
-
-
-
-
-
-
-
-
60
60
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
64
65
66
67
68
69
70
71
72
73
74
Load 1
-
-
-
-
1
20
15
100
60
60
60
2
-
-
ns
ns
ns
ns
75
76
77
78
79
80
Load 1
Load 1
Load 1
TCLK
Load 1
Load 1 (DS),
Load 2 (Data)
ns
ns
Notes:
1. Unless otherwise noted, test conditions are as follows: OSC duty cycle = 50%, input rise and fall time < 5ns, timing measured
from 50% of VDD points.
2. t = 1 OSC period 0.5t implies a 50% OSC duty cycle; fractional t's may be adjusted to reflect actual OSC duty cycle
3. Data obtained by characterisation or analysis, is not routinely measured.
9. Output references SYNC, DMAK, and HLDAK drive into load 1.
10. Guaranteed by component LSI testing: not measured on microprocessor module.
Table 10: Timing Parameters (continued)
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MAX1002 | Low-Power, 60Msps, Dual, 6-Bit ADC |
| MAX1002CAX | Low-Power, 60Msps, Dual, 6-Bit ADC |
| MAX1003 | Low-Power, 90Msps, Dual 6-Bit ADC |
| MAX1003CAX | Low-Power, 90Msps, Dual 6-Bit ADC |
| MAX1005 | IF Undersampler |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| MAS2901CB | 制造商:ZARLINK 制造商全稱:Zarlink Semiconductor Inc 功能描述:RADIATION HARD 4-BIT MICROPROCESSOR SLICE |
| MAS2901CC | 制造商:ZARLINK 制造商全稱:Zarlink Semiconductor Inc 功能描述:RADIATION HARD 4-BIT MICROPROCESSOR SLICE |
| MAS2901CD | 制造商:ZARLINK 制造商全稱:Zarlink Semiconductor Inc 功能描述:RADIATION HARD 4-BIT MICROPROCESSOR SLICE |
| MAS2901CE | 制造商:ZARLINK 制造商全稱:Zarlink Semiconductor Inc 功能描述:RADIATION HARD 4-BIT MICROPROCESSOR SLICE |
| MAS2901CL | 制造商:ZARLINK 制造商全稱:Zarlink Semiconductor Inc 功能描述:RADIATION HARD 4-BIT MICROPROCESSOR SLICE |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。