- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄370260 > FW322 1394A PCI PHY/Link Open Host Controller Interface PDF資料下載
參數(shù)資料
| 型號： | FW322 |
| 英文描述： | 1394A PCI PHY/Link Open Host Controller Interface |
| 中文描述： | 1394A端口物理層的PCI /鏈接開放主機控制器接口 |
| 文件頁數(shù)： | 143/148頁 |
| 文件大?。?/td> | 1723K |
| 代理商： | FW322 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁當前第143頁第144頁第145頁第146頁第147頁第148頁
Lucent Technologies Inc.
143
Data Sheet, Rev. 1
February 2001
FW322
1394A PCI PHY/Link Open Host Controller Interface
Internal Register Configuration
(continued)
Table 127. PHY Core Register Fields for Cable Environment
(continued)
Field
Watchdog
Size Type Power Reset Value
1
RW
Description
0
When set to one, the PHY core will set Port_event to one if
resume operations commence for any port.
Initiate Short (Arbitrated) Bus Reset.
A write of one to this bit
instructs the PHY core to set ISBR true and reset_time to
SHORT_RESET_TIME. These values, in turn, cause the PHY
core to arbitrate and issue a short bus reset. This bit is self-
clearing.
Loop Detect.
A write of one to this bit clears it to zero.
Cable Power Failure Detect.
Set to one when the PS bit
changes from one to zero. A write of one to this bit clears it to
zero.
Arbitration State Machine Timeout.
A write of one to this bit
clears it to zero (see MAX_ARB_STATE_TIME).
Port Event Detect.
The PHY core sets this bit to one if any of
connected, bias, disabled, or fault change for a port whose
Int_enable bit is one. The PHY core also sets this bit to one if
resume operations commence for any port and watchdog is
one. A write of one to this bit clears it to zero.
Enable Arbitration Acceleration.
When set to one, the PHY
core will use the enhancements specified in clause 7.10 of
1394a-2000 specification. PHY core behavior is unspecified if
the value of Enab_accel is changed while a bus request is
pending.
Enable multispeed packet concatenation. When set to one, the
link will signal the speed of all packets to the PHY core.
Selects which of eight possible PHY core register pages are
accessible through the window at PHY core register addresses
1000
2
through 1111
2
, inclusive.
If the page selected by Page_select presents per-port informa-
tion, this field selects which port
’
s registers are accessible
through the window at PHY core register addresses 1000
2
through 1111
2
, inclusive. Ports are numbered monotonically
starting at zero, p0.
ISBR
1
RW
0
Loop
Pwr_fail
1
1
RW
RW
0
1
Timeout
1
RW
0
Port_event
1
RW
0
Enab_accel
1
RW
0
Enab_multi
1
RW
0
Page_select
3
RW
000
Port_select
4
RW
0000
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| FW323 | 1394A PCI PHY/Link Open Host Controller Interface |
| FW32305 | 1394A PCI PHY/Link Open Host Controller Interface |
| FW352 | |
| FW501 | TRANSISTOR | MOSFET | N-CHANNEL | 30V V(BR)DSS | 7A I(D) | SO |
| FW801A | Low-Power PHY IEEE 1394A-2000 One-Cable Transceiver/Arbiter Device |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| FW32206 | 制造商:AGERE 制造商全稱:AGERE 功能描述:PCI PHY/Link Open Host Controller Interface |
| FW322061394 | 制造商:AGERE 制造商全稱:AGERE 功能描述:PCI PHY/Link Open Host Controller Interface |
| FW32206T100 | 制造商:AGERE 制造商全稱:AGERE 功能描述:1394a PCI PHY/Link Open Host Controller |
| FW323 | 制造商:AGERE 制造商全稱:AGERE 功能描述:1394A PCI PHY/Link Open Host Controller Interface |
| FW32305 | 制造商:AGERE 制造商全稱:AGERE 功能描述:1394A PCI PHY/Link Open Host Controller Interface |
發(fā)布緊急采購，3分鐘左右您將得到回復。