- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄370260 > FW322 1394A PCI PHY/Link Open Host Controller Interface PDF資料下載
參數(shù)資料
| 型號： | FW322 |
| 英文描述： | 1394A PCI PHY/Link Open Host Controller Interface |
| 中文描述： | 1394A端口物理層的PCI /鏈接開放主機控制器接口 |
| 文件頁數(shù)： | 103/148頁 |
| 文件大小： | 1723K |
| 代理商： | FW322 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁當前第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁
Lucent Technologies Inc.
103
Data Sheet, Rev. 1
February 2001
FW322
1394A PCI PHY/Link Open Host Controller Interface
Internal Registers
(continued)
Table 91. PHY Core Layer Control Register
Description
Bit
31
Field Name
rdDone
Type
RU
Description
This bit is cleared to 0 by the FW322 when either bit 15 (rdReg) or bit 14 (wrReg)
is set. This bit is set when a register transfer is received from the PHY core.
Reserved.
Bits 30:28 return 0s when read.
This is the address of the register most recently received from the PHY core.
This field is the contents of a PHY core register which has been read.
RWU This bit is set by software to initiate a read request to a PHY core register and is
cleared by hardware when the request has been sent. Bit 14 wrReg and bit 15
rdReg must be used exclusively.
RWU This bit is set by software to initiate a write request to a PHY core register and is
cleared by hardware when the request has been sent. Bit 14 (wrReg) and bit 15
(rdReg) must be used exclusively.
R
Reserved.
Bits 13:12 return 0s when read.
RW
This field is the address of the PHY core register to be written or read.
RW
This field is the data to be written to a PHY core register and is ignored for reads.
30:28
27:24
23:16
15
Reserved
rdAddr
rdData
rdReg
R
RU
RU
14
wrReg
13:12
11:8
7:0
Reserved
regAddr
wrData
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| FW323 | 1394A PCI PHY/Link Open Host Controller Interface |
| FW32305 | 1394A PCI PHY/Link Open Host Controller Interface |
| FW352 | |
| FW501 | TRANSISTOR | MOSFET | N-CHANNEL | 30V V(BR)DSS | 7A I(D) | SO |
| FW801A | Low-Power PHY IEEE 1394A-2000 One-Cable Transceiver/Arbiter Device |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| FW32206 | 制造商:AGERE 制造商全稱:AGERE 功能描述:PCI PHY/Link Open Host Controller Interface |
| FW322061394 | 制造商:AGERE 制造商全稱:AGERE 功能描述:PCI PHY/Link Open Host Controller Interface |
| FW32206T100 | 制造商:AGERE 制造商全稱:AGERE 功能描述:1394a PCI PHY/Link Open Host Controller |
| FW323 | 制造商:AGERE 制造商全稱:AGERE 功能描述:1394A PCI PHY/Link Open Host Controller Interface |
| FW32305 | 制造商:AGERE 制造商全稱:AGERE 功能描述:1394A PCI PHY/Link Open Host Controller Interface |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。