- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄366551 > AM79C976KIW (ADVANCED MICRO DEVICES INC) PCnet-PRO⑩ 10/100 Mbps PCI Ethernet Controller PDF資料下載
參數(shù)資料
| 型號： | AM79C976KIW |
| 廠商： | ADVANCED MICRO DEVICES INC |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | PCnet-PRO⑩ 10/100 Mbps PCI Ethernet Controller |
| 中文描述： | 1 CHANNEL(S), 100M bps, LOCAL AREA NETWORK CONTROLLER, PQFP208 |
| 封裝： | PLASTIC, QFP-208 |
| 文件頁數(shù)： | 305/309頁 |
| 文件大?。?/td> | 2070K |
| 代理商： | AM79C976KIW |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁當前第305頁第306頁第307頁第308頁第309頁
8/01/00
Am79C976
INDEX-6
P R E L I M I N A R Y
Look-Ahead Packet Processing
(LAPP) Concept . . . . . . . . . . . . . . . . . . . . .A-1
Loopback Operation . . . . . . . . . . . . . . . . . . .80
Loss of Carrier . . . . . . . . . . . . . . . . . . . . . . . .71
M
MAC Control Pause Frames . . . . . . . . . . . . .87
Magic Packet application . . . . . . . . . . . . . . . .3
Management Cycle Timing . . . . . . . . . . . . .278
Management Data Clock . . . . . . . . . . . . . . . .30
Management Data I/O . . . . . . . . . . . . . . . . . .30
Management Data Output Valid Delay
Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . .280
Management Data Setup and Hold
Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . .280
Master Abort . . . . . . . . . . . . . . . . . . . . . .49, 51
Master Bus Interface Unit . . . . . . . . . . . . . . .40
Master Cycle Data Parity Error Response . . 52
Master Initiated Termination . . . . . . . . . . . . .48
MAX_LAT_A
PCI Maximum Latency Alias Register . .160
MDC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .30
MDC Waveform . . . . . . . . . . . . . . . . . . . . .279
MDIO . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .30
Media Access Control . . . . . . . . . . . . . . . . . .66
Media Access Management . . . . . . . . . . . . . .67
Media Independent Interface . . . . . . . . . .29, 81
Media Independent Interface (MII) . . . . . .1, 22
Medium Allocation . . . . . . . . . . . . . . . . . . . .67
Memory-Mapped Registers . . . . . . . . . . . . .122
MIB Offset . . . . . . . . . . . . . . . . . . . . . . . . . .122
MII Management Control Register
(Register 0) . . . . . . . . . . . . . . . . . . . . . . . . .B-1
MII Management Frames . . . . . . . . . . . . . . .82
MII Management Interface . . . . . . . . . . . . . .82
MII Management Registers . . . . . . . . . . . . .B-1
MII Network Status Interface . . . . . . . . . . . .82
MII Receive Frame Tagging . . . . . . . . . . . . .91
MII Receive Interface . . . . . . . . . . . . . . . . . .81
MII Transmit Interface . . . . . . . . . . . . . . . . .81
MIN_GNT_A
PCI Minimum Grant Alias Register . . . .160
Miscellaneous Loopback Features . . . . . . . .80
Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .226
N
Network Interface . . . . . . . . . . . . . . . . . . . . .32
Network Port Manager . . . . . . . . . . . . . . . . .85
Non-Burst Read Transfer . . . . . . . . . . . . . . .42
Non-Burst Write Transfer . . . . . . . . . . . . . . .44
Normal and Tri-State Outputs . . . . . . . . . . .271
O
OnNow Functional Diagram . . . . . . . . . . . .100
OnNow Wake-Up Sequence . . . . . . . . . . . .100
Operating Ranges . . . . . . . . . . . . . . . . . . . .266
Operation Without MMI Management
Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . .86
Other Data Registers . . . . . . . . . . . . . . . . . .104
Outline of LAPP Flow . . . . . . . . . . . . . . . . .A-2
Output and Float Delay Timing . . . . . . . . . .269
Output Tri-state Delay Timing . . . . . . . . . .273
Output Valid Delay Timing . . . . . . . . . . . . .273
P
PADR . . . . . . . . . . . . . . . . . . . . . . . . . . . . .226
Physical Address Register . . . . . . . . . . . .160
PAL function . . . . . . . . . . . . . . . . . . . . . . . . . .3
PAR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .25
Parity . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .25
Parity Error . . . . . . . . . . . . . . . . . . . . . . . . . .25
Parity Error Response . . . . . . . . . . . . . . .39, 51
Pattern Match RAM . . . . . . . . . . . . . . . . . .103
Pause Count Register . . . . . . . . . . . . . . . . . .161
PCI Base-Class Register Offset 0Bh . . . . . .114
PCI Bus Interface Pins -
3.3 V Signaling . . . . . . . . . . . . . . . . . . . . . .267
PCI Bus Interface Pins -
5 V Signaling . . . . . . . . . . . . . . . . . . . . . . . .267
PCI Cache Line Size Register
Offset 0Ch . . . . . . . . . . . . . . . . . . . . . . . . . .115
PCI Capabilities Pointer Register
Offset 34h . . . . . . . . . . . . . . . . . . . . . . . . . .118
PCI Capability Identifier Register
Offset 44h . . . . . . . . . . . . . . . . . . . . . . . . . .119
PCI Command Register . . . . . . . . . . . . . . . .111
PCI Command Register Offset 04h . . . . . . 111
PCI Configuration Alias registers . . . . . . . 111
PCI Configuration Registers 106, . . . .111, 245
PCI Configuration Space Layout . . . . . . . .106
PCI Data Register Offset 4Bh . . . . . . . . . . .121
PCI Device ID Register Offset 02h . . . . . . .111
PCI Expansion ROM Base
Address Register Offset 30h . . . . . . . . . . . .117
PCI Header Type Register Offset 0Eh . . . .115
PCI Interface . . . . . . . . . . . . . . . . . . . . . . . . .24
PCI Interrupt Line Register
Offset 3Ch . . . . . . . . . . . . . . . . . . . . . . . . . .118
PCI Interrupt Pin Register
Offset 3Dh . . . . . . . . . . . . . . . . . . . . . . . . . .118
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| AM79C976KCW | PCnet-PRO⑩ 10/100 Mbps PCI Ethernet Controller |
| AM79C978AKCW | Single-Chip 1/10 Mbps PCI Home Networking Controller |
| AM79C978AVCW | Single-Chip 1/10 Mbps PCI Home Networking Controller |
| AM79C978 | Single-Chip 1/10 Mbps PCI Home Networking Controller |
| AM79C981 | Integrated Multiport Repeater Plus⑩ (IMR+⑩) |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| AM79C978 | 制造商:AMD 制造商全稱:Advanced Micro Devices 功能描述:Single-Chip 1/10 Mbps PCI Home Networking Controller |
| AM79C978A | 制造商:AMD 制造商全稱:Advanced Micro Devices 功能描述:Single-Chip 1/10 Mbps PCI Home Networking Controller |
| AM79C978AKC\\W | 制造商:Advanced Micro Devices 功能描述: |
| AM79C978AKC\W | 制造商:Advanced Micro Devices 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。