- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄19507 > ADSP-21479KSWZ-2A (Analog Devices Inc)IC DSP SHARC 266MHZ LP 100LQFP PDF資料下載
參數(shù)資料
| 型號(hào)： | ADSP-21479KSWZ-2A |
| 廠商： | Analog Devices Inc |
| 文件頁數(shù)： | 50/72頁 |
| 文件大小： | 0K |
| 描述： | IC DSP SHARC 266MHZ LP 100LQFP |
| 標(biāo)準(zhǔn)包裝： | 1 |
| 系列： | SHARC® |
| 類型： | 浮點(diǎn) |
| 接口： | DAI，DPI，EBI/EMI，I²C，SPI，SPORT，UART/USART |
| 時(shí)鐘速率： | 266MHz |
| 非易失內(nèi)存： | ROM（4Mb） |
| 芯片上RAM： | 5Mb |
| 電壓 - 輸入/輸出： | 3.30V |
| 電壓 - 核心： | 1.20V |
| 工作溫度： | 0°C ~ 70°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 100-LQFP 裸露焊盤 |
| 供應(yīng)商設(shè)備封裝： | 100-LQFP-EP（14x14） |
| 包裝： | 托盤 |
| 其它名稱： | Q6418433 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁當(dāng)前第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁
Rev. A
|
Page 54 of 72
|
September 2011
Media Local Bus
All the numbers given are applicable for all speed modes
(1024 FS, 512 FS, and 256 FS for 3-pin; 512 FS and 256 FS for
5-pin) unless otherwise specified. Please refer to MediaLB speci-
fication document rev 3.0 for more details.
Table 51. MLB Interface, 3-Pin Specifications
Parameter
Min
Typ
Max
Unit
3-Pin Characteristics
tMLBCLK
MLB Clock Period
1024 FS
512 FS
256 FS
20.3
40
81
ns
tMCKL
MLBCLK Low Time
1024 FS
512 FS
256 FS
6.1
14
30
ns
tMCKH
MLBCLK High Time
1024 FS
512 FS
256 FS
9.3
14
30
ns
tMCKR
MLBCLK Rise Time (VIL to VIH)
1024 FS
512 FS/256 FS
1
3
ns
tMCKF
MLBCLK Fall Time (VIH to VIL)
1024 FS
512 FS/256 FS
1
3
ns
tMPWV
1
MLBCLK Pulse Width Variation
1024 FS
512 FS/256
0.7
2.0
ns p-p
tDSMCF
DAT/SIG Input Setup Time
1
ns
tDHMCF
DAT/SIG Input Hold Time
1.2
ns
tMCFDZ
DAT/SIG Output Time to Three-State
0
15
ns
tMCDRV
DAT/SIG Output Data Delay From MLBCLK Rising Edge
8
ns
tMDZH
2
Bus Hold Time
1024 FS
512 FS/256
2
4
ns
CMLB
DAT/SIG Pin Load
1024 FS
512 FS/256
40
60
pf
1 Pulse width variation is measured at 1.25 V by triggering on one edge of MLBCLK and measuring the spread on the other edge, measured in ns peak-to-peak (p-p).
2 The board must be designed to ensure that the high-impedance bus does not leave the logic state of the final driven bit for this time period. Therefore, coupling must be
minimized while meeting the maximum capacitive load listed.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| TAJC106M035SNJ | CAP TANT 10UF 35V 20% 2312 |
| GBM08DSEF-S243 | CONN EDGECARD 16POS .156 EYELET |
| M24308/4-5 | CONN D-SUB PLUG 50POS CRIMP |
| NTV1212MC | CONV DC/DC 1W 12VIN 12V DL 3KV |
| VI-B1Z-CY-F3 | CONVERTER MOD DC/DC 2V 20W |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| ADSP-21479SBC2-EP | 功能描述:IC DSP SHARC 266MHZ LP 制造商:analog devices inc. 系列:SHARC? 包裝:托盤 零件狀態(tài):在售 類型:浮點(diǎn) 接口:DAI，DPI，EBI/EMI，I2C，SPI，SPORT，UART/USART 時(shí)鐘速率:266MHz 非易失性存儲(chǔ)器:ROM（4Mb） 片載 RAM:5Mb 電壓 - I/O:3.30V 電壓 - 內(nèi)核:1.20V 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:196-LFBGA，CSPBGA 供應(yīng)商器件封裝:196-CSPBGA（12x12） 標(biāo)準(zhǔn)包裝:1 |
| ADSP-21483KSWZ-2B | 制造商:AD 制造商全稱:Analog Devices 功能描述:SHARC Processor |
| ADSP-21483KSWZ-3AB | 制造商:AD 制造商全稱:Analog Devices 功能描述:SHARC Processor |
| ADSP-21483KSWZ-3B | 制造商:AD 制造商全稱:Analog Devices 功能描述:SHARC Processor |
| ADSP-21483KSWZ-4B | 制造商:AD 制造商全稱:Analog Devices 功能描述:SHARC Processor |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。