- 您現(xiàn)在的位置：買(mǎi)賣(mài)IC網(wǎng) > PDF目錄19507 > ADSP-21479KSWZ-2A (Analog Devices Inc)IC DSP SHARC 266MHZ LP 100LQFP PDF資料下載
參數(shù)資料
| 型號(hào)： | ADSP-21479KSWZ-2A |
| 廠(chǎng)商： | Analog Devices Inc |
| 文件頁(yè)數(shù)： | 30/72頁(yè) |
| 文件大小： | 0K |
| 描述： | IC DSP SHARC 266MHZ LP 100LQFP |
| 標(biāo)準(zhǔn)包裝： | 1 |
| 系列： | SHARC® |
| 類(lèi)型： | 浮點(diǎn) |
| 接口： | DAI，DPI，EBI/EMI，I²C，SPI，SPORT，UART/USART |
| 時(shí)鐘速率： | 266MHz |
| 非易失內(nèi)存： | ROM（4Mb） |
| 芯片上RAM： | 5Mb |
| 電壓 - 輸入/輸出： | 3.30V |
| 電壓 - 核心： | 1.20V |
| 工作溫度： | 0°C ~ 70°C |
| 安裝類(lèi)型： | 表面貼裝 |
| 封裝/外殼： | 100-LQFP 裸露焊盤(pán) |
| 供應(yīng)商設(shè)備封裝： | 100-LQFP-EP（14x14） |
| 包裝： | 托盤(pán) |
| 其它名稱(chēng)： | Q6418433 |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)當(dāng)前第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)
Rev. A
|
Page 36 of 72
|
September 2011
AMI Write
Use these specifications for asynchronous interfacing to memo-
ries. Note that timing for AMI_ACK, ADDR, DATA, AMI_RD,
AMI_WR, and strobe timing parameters only apply to asyn-
chronous access mode.
Table 32. AMI Write
Parameter
Min
Max
Unit
Timing Requirements
tDAAK
AMI_ACK Delay from Address Selects
1, 2
tSDCLK – 10.1 + W
ns
tDSAK
AMI_ACK Delay from AMI_WR Low
1, 3
W – 7.1
ns
Switching Characteristics
tDAWH
Address Selects to AMI_WR Deasserted2
tSDCLK –4.4 + W
ns
tDAWL
Address Selects to AMI_WR Low2
tSDCLK – 4.5
ns
tWW
AMI_WR Pulse Width
W – 1.3
ns
tDDWH
Data Setup Before AMI_WR High
tSDCLK – 4.3 + W
ns
tDWHA
Address Hold After AMI_WR Deasserted
H
ns
tDWHD
Data Hold After AMI_WR Deasserted
H
ns
tDATRWH
Data Disable After AMI_WR Deasserted4
tSDCLK – 1.37 + H
tSDCLK + 6.75+ H
ns
tWWR
AMI_WR High to AMI_WR Low5
tSDCLK – 1.5+ H
ns
tDDWR
Data Disable Before AMI_RD Low
2 × tSDCLK – 7.1
ns
tWDE
AMI_WR Low to Data Enabled
tSDCLK – 4.5
ns
W = (number of wait states specified in AMICTLx register) × tSDCLK
H = (number of hold cycles specified in AMICTLx register) × tSDCLK
1 AMI_ACK delay/setup: System must meet t
DAAK, or tDSAK, for deassertion of AMI_ACK (low).
2 The falling edge of AMI_MSx is referenced.
3 Note that timing for AMI_ACK, ADDR, DATA, AMI_RD, AMI_WR, and strobe timing parameters only applies to asynchronous access mode.
4 See Test Conditions on Page 61 for calculation of hold times given capacitive and dc loads.
5 For Write to Write: tSDCLK + H, for both same bank and different bank. For Write to Read: 3 × tSDCLK + H , for the same bank and different banks.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| TAJC106M035SNJ | CAP TANT 10UF 35V 20% 2312 |
| GBM08DSEF-S243 | CONN EDGECARD 16POS .156 EYELET |
| M24308/4-5 | CONN D-SUB PLUG 50POS CRIMP |
| NTV1212MC | CONV DC/DC 1W 12VIN 12V DL 3KV |
| VI-B1Z-CY-F3 | CONVERTER MOD DC/DC 2V 20W |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| ADSP-21479SBC2-EP | 功能描述:IC DSP SHARC 266MHZ LP 制造商:analog devices inc. 系列:SHARC? 包裝:托盤(pán) 零件狀態(tài):在售 類(lèi)型:浮點(diǎn) 接口:DAI，DPI，EBI/EMI，I2C，SPI，SPORT，UART/USART 時(shí)鐘速率:266MHz 非易失性存儲(chǔ)器:ROM（4Mb） 片載 RAM:5Mb 電壓 - I/O:3.30V 電壓 - 內(nèi)核:1.20V 工作溫度:0°C ~ 70°C 安裝類(lèi)型:表面貼裝 封裝/外殼:196-LFBGA，CSPBGA 供應(yīng)商器件封裝:196-CSPBGA（12x12） 標(biāo)準(zhǔn)包裝:1 |
| ADSP-21483KSWZ-2B | 制造商:AD 制造商全稱(chēng):Analog Devices 功能描述:SHARC Processor |
| ADSP-21483KSWZ-3AB | 制造商:AD 制造商全稱(chēng):Analog Devices 功能描述:SHARC Processor |
| ADSP-21483KSWZ-3B | 制造商:AD 制造商全稱(chēng):Analog Devices 功能描述:SHARC Processor |
| ADSP-21483KSWZ-4B | 制造商:AD 制造商全稱(chēng):Analog Devices 功能描述:SHARC Processor |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。