- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄1895 > ADAU1373BCBZ-RL (Analog Devices Inc)IC CODEC LP CLASS G HP 81WLCSP PDF資料下載
參數(shù)資料
| 型號(hào)： | ADAU1373BCBZ-RL |
| 廠商： | Analog Devices Inc |
| 文件頁數(shù)： | 252/296頁 |
| 文件大小： | 0K |
| 描述： | IC CODEC LP CLASS G HP 81WLCSP |
| 標(biāo)準(zhǔn)包裝： | 3,000 |
| 類型： | 音頻編解碼器 |
| 數(shù)據(jù)接口： | I²C，串行 |
| 分辨率（位）： | 24 b |
| ADC / DAC 數(shù)量： | 1 / 2 |
| 三角積分調(diào)變： | 是 |
| S/N 比，標(biāo)準(zhǔn) ADC / DAC (db)： | 96 / 96 |
| 動(dòng)態(tài)范圍，標(biāo)準(zhǔn) ADC / DAC (db)： | 96 / 96 |
| 電壓 - 電源，模擬： | 1.62 V ~ 1.98 V |
| 電壓 - 電源，數(shù)字： | 1.08 V ~ 1.98 V |
| 工作溫度： | -40°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 81-UFBGA，WLCSP |
| 供應(yīng)商設(shè)備封裝： | 81-WLCSP（4.05x3.82） |
| 包裝： | 帶卷 (TR) |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁當(dāng)前第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁
ADAU1373
Rev. 0 | Page 59 of 296
The DRCs consist of both peak and rms signal detectors.
Either the peak or the rms detector can be assigned for noise gate,
compressor/expander, and limiter. Bits[5:3] in Register 0x8D,
Register 0x9D, and Register 0xAD are provided for selecting the
detectors, as follows:
The DRCNGSRC bit (Bit 5) can be used for selecting the
noise gate detector.
The DRCCESRC bit (Bit 4) can be used for selecting the
compressor/expander detector.
The DRCLMSRC bit (Bit 3) can be used for selecting the
limiter detector.
The DRC can be set to function as limiter, compressor,
expander, or noise gate. See Figure 107 for the input/output plot
showing the various modes of operation of the DRC.
The DRC allows flexibility in setting up the thresholds, as well
as attack and release time controls. The DRC allows independent
adjustment of the thresholds by providing control of the x-axis
and y-axis using Register 0x82 to Register 0x89 for DRC1,
Register 0x92 to Register 0x99 for DRC2, and Register 0xA2
to Register 0xA9 for DRC3. Bit DRCTHX1 to Bit DRCTHX4 in
these registers can be used to set the input level threshold point
on the x-axis, and Bit DRCTHY1 to Bit DRCTHY4 can be used
to set the output level point on the y-axis. The available range is
96 dB to 0 dB for each threshold.
OUTPUT
DRCTHY1
DRCTHY2
DRCTHY3
DRCTHY4
LIMITER
COMPRESSOR
POINT1
POINT2
POINT3
POINT4
EXPANDER
NOISE GATE
INPUT
DRCTHX4 DRCTHX3
DRCTHX2 DRCTHX1
08
975-
040
Figure 107. DRC Output vs. Input Plot
The DRC gain can be set using the DRCG bits (Bits[5:2]) in
Register 0x8C, Register 0x9C, and Register 0xAC. The range
available is 24 dB to +21 dB. See Table 19 for a listing of the
DRC detector selection registers and bits and their functions.
Table 20 lists the registers and bits that control the dynamic
behavior of the DRC.
Table 19. DRC Setting Bits and Functions
Register Address
Bits
Bit Name
Description
0x8C, 0x9C, 0xAC
[5:2]
DRCG
Sets the DRC gain; available range is from 24 dB to +21 dB.
0x8D, 0x9D, 0xAD
7
DRCNGTGT
Sets the DRC noise gate target.
0x8D, 0x9D, 0xAD
6
DRCNGHDEN
Enables or disables the DRC noise gate recovery hold.
0x8D, 0x9D, 0xAD
5
DRCNGSRC
Selects the DRC noise gate level detector; selects either rms or peak detector.
0x8D, 0x9D, 0xAD
4
DRCCESRC
Selects the DRC compressor/expander level detector; selects either rms or peak detector.
0x8D, 0x9D, 0xAD
3
DRCLMSRC
Selects the DRC limiter level detector; selects either rms or peak detector.
0x8D, 0x9D, 0xAD
2
DRCNGEN
Noise gate enable control; provides independent noise gate control.
0x8D, 0x9D, 0xAD
[1:0]
DRCEN
DRC enable control; enables or disables the DRC. The input source for the DRC can be
selected as left channel, right channel, or both.
Table 20. DRC Dynamic Behavior Control
Register Address
Bits
Bit Name
Description
0x80, 0x90, 0xA0
[3:0]
DRCLELTAV
Sets rms signal detector averaging time. Available range is from 750 μs to 24.576 sec.
0x81, 0x91, 0xA1
[7:4]
DRCLELATT
Sets DRC attack time. Available range is 46.875 μs to 1.536 sec.
0x81, 0x91, 0xA1
[3:0]
DRCLELDEC
Sets DRC decay (release) time. Available range is 0.75 ms to 24.576 sec.
0x8A, 0x9A, 0xAA
[7:4]
DRCGSATT
Sets DRC gain smooth attack time. Available range is 46.875 μs to 1.536 sec.
0x8A, 0x9A, 0xAA
[3:0]
DRCGSDEC
Sets DRC gain smooth decay time. Available range is 0.75 ms to 24.576 sec.
0x8B, 0x9B, 0xAB
[7:4]
DRCHTNOR
Sets DRC normal operation hold time. Available range is from 0 ms up to 1.37 sec; value
increments by 2× the previous value, beginning with 0.67 ms.
0x8B, 0x9B, 0xAB
[3:0]
DRCHTNG
Sets DRC noise gate hold time. Available range is from 0 ms up to 1.37 sec; value increments by
2× the previous value, beginning with 0.67 ms.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| ADAU1381BCPZ | IC AUDIO CODEC STEREO LN 32LFCSP |
| ADAU1761BCPZ-RL | IC SIGMADSP CODEC PLL 32LFCSP |
| ADAU1781BCPZ-RL7 | IC SIGMADSP CODEC LN 32LFCSP |
| ADAU1961WBCPZ-R7 | IC STEREO AUD CODEC LP 32LFCSP |
| ADAU1966WBSTZ | IC DAC 24BIT SPI/I2C 192K 80LQFP |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| ADAU1381 | 制造商:AD 制造商全稱:Analog Devices 功能描述:Low Noise Stereo Codec with Enhanced Recording and Playback Processing |
| ADAU1381BCBZ-RL | 功能描述:IC AUDIO CODEC STEREO LN 30WLCSP RoHS:是 類別:集成電路 (IC) >> 接口 - 編解碼器 系列:- 標(biāo)準(zhǔn)包裝:2,500 系列:- 類型:立體聲音頻 數(shù)據(jù)接口:串行 分辨率（位）:18 b ADC / DAC 數(shù)量:2 / 2 三角積分調(diào)變:是 S/N 比，標(biāo)準(zhǔn) ADC / DAC (db):81.5 / 88 動(dòng)態(tài)范圍，標(biāo)準(zhǔn) ADC / DAC (db):82 / 87.5 電壓 - 電源，模擬:2.6 V ~ 3.3 V 電壓 - 電源，數(shù)字:1.7 V ~ 3.3 V 工作溫度:-40°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:48-WFQFN 裸露焊盤 供應(yīng)商設(shè)備封裝:48-TQFN-EP（7x7） 包裝:帶卷 (TR) |
| ADAU1381BCBZ-RL7 | 功能描述:IC AUDIO CODEC STEREO LN 30WLCSP RoHS:是 類別:集成電路 (IC) >> 接口 - 編解碼器 系列:- 標(biāo)準(zhǔn)包裝:2,500 系列:- 類型:立體聲音頻 數(shù)據(jù)接口:串行 分辨率（位）:18 b ADC / DAC 數(shù)量:2 / 2 三角積分調(diào)變:是 S/N 比，標(biāo)準(zhǔn) ADC / DAC (db):81.5 / 88 動(dòng)態(tài)范圍，標(biāo)準(zhǔn) ADC / DAC (db):82 / 87.5 電壓 - 電源，模擬:2.6 V ~ 3.3 V 電壓 - 電源，數(shù)字:1.7 V ~ 3.3 V 工作溫度:-40°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:48-WFQFN 裸露焊盤 供應(yīng)商設(shè)備封裝:48-TQFN-EP（7x7） 包裝:帶卷 (TR) |
| ADAU1381BCPZ | 功能描述:IC AUDIO CODEC STEREO LN 32LFCSP RoHS:是 類別:集成電路 (IC) >> 接口 - 編解碼器 系列:- 標(biāo)準(zhǔn)包裝:2,500 系列:- 類型:立體聲音頻 數(shù)據(jù)接口:串行 分辨率（位）:18 b ADC / DAC 數(shù)量:2 / 2 三角積分調(diào)變:是 S/N 比，標(biāo)準(zhǔn) ADC / DAC (db):81.5 / 88 動(dòng)態(tài)范圍，標(biāo)準(zhǔn) ADC / DAC (db):82 / 87.5 電壓 - 電源，模擬:2.6 V ~ 3.3 V 電壓 - 電源，數(shù)字:1.7 V ~ 3.3 V 工作溫度:-40°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:48-WFQFN 裸露焊盤 供應(yīng)商設(shè)備封裝:48-TQFN-EP（7x7） 包裝:帶卷 (TR) |
| ADAU1381BCPZ-RL | 功能描述:IC AUDIO CODEC STEREO LN 32LFCSP RoHS:是 類別:集成電路 (IC) >> 接口 - 編解碼器 系列:- 標(biāo)準(zhǔn)包裝:2,500 系列:- 類型:立體聲音頻 數(shù)據(jù)接口:串行 分辨率（位）:18 b ADC / DAC 數(shù)量:2 / 2 三角積分調(diào)變:是 S/N 比，標(biāo)準(zhǔn) ADC / DAC (db):81.5 / 88 動(dòng)態(tài)范圍，標(biāo)準(zhǔn) ADC / DAC (db):82 / 87.5 電壓 - 電源，模擬:2.6 V ~ 3.3 V 電壓 - 電源，數(shù)字:1.7 V ~ 3.3 V 工作溫度:-40°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:48-WFQFN 裸露焊盤 供應(yīng)商設(shè)備封裝:48-TQFN-EP（7x7） 包裝:帶卷 (TR) |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。