- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄1895 > ADAU1373BCBZ-RL (Analog Devices Inc)IC CODEC LP CLASS G HP 81WLCSP PDF資料下載
參數(shù)資料
| 型號(hào)： | ADAU1373BCBZ-RL |
| 廠商： | Analog Devices Inc |
| 文件頁數(shù)： | 251/296頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC CODEC LP CLASS G HP 81WLCSP |
| 標(biāo)準(zhǔn)包裝： | 3,000 |
| 類型： | 音頻編解碼器 |
| 數(shù)據(jù)接口： | I²C，串行 |
| 分辨率（位）： | 24 b |
| ADC / DAC 數(shù)量： | 1 / 2 |
| 三角積分調(diào)變： | 是 |
| S/N 比，標(biāo)準(zhǔn) ADC / DAC (db)： | 96 / 96 |
| 動(dòng)態(tài)范圍，標(biāo)準(zhǔn) ADC / DAC (db)： | 96 / 96 |
| 電壓 - 電源，模擬： | 1.62 V ~ 1.98 V |
| 電壓 - 電源，數(shù)字： | 1.08 V ~ 1.98 V |
| 工作溫度： | -40°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 81-UFBGA，WLCSP |
| 供應(yīng)商設(shè)備封裝： | 81-WLCSP（4.05x3.82） |
| 包裝： | 帶卷 (TR) |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁當(dāng)前第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁
ADAU1373
Rev. 0 | Page 58 of 296
Post-HPFs
The post-HPF cutoff frequency is selectable via Register 0x7D,
Bits[7:3] as 3.7 Hz for dc removal or from 50 Hz up to 800 Hz,
with a 50 Hz step for low frequency component filtering. This
HPF block can be enabled or disabled for the left or right channel,
controlled by Register 0x7D, Bits[1:0]. The HPF calculates the
dc value of the signal, which is subtracted from the signal when
enabled. When the HPF block is disabled, Bit 2 of Register 0x7D
determines whether the calculated dc value is maintained and
subtracted from the input signal or cleared to 0.
Figure 105 shows the post-HPF frequency response plots for
various cutoff frequency settings.
–40
0
–35
–30
–25
–20
–15
–10
–5
MAG
N
IT
U
DE
(
d
BF
S
)
20
5k
100
1k
FREQUENCY (Hz)
08975-
038
Figure 105. Post-HPF Frequency Response
DYNAMIC RANGE CONTROL (DRC)
The DRC is used to control the dynamic range of the signal.
It provides the capability to match the dynamic range of the
incoming signal with the dynamic range of the signal fed to the
next block or device without losing the signal-to-noise ratio.
The ADAU1373 provides three full-band DRCs or one multiband
DRC (MDRC). However, at any given time, either the three full-
band DRCs or the MDRC can be used. Register 0x80 through
Register 0xB2 are used for setting the MDRC or full-band DRCs.
The MDRC and the seven-band EQ share the same register
addresses (Register 0x80 through Register 0xBD). Therefore, for
the MDRC, ensure that the EQ coefficient writing enable bit
(EQ_WR_EN, Bit 0 in Register 0xBE) = 0; whereas for the
seven-band EQ, the EQ_WR_EN bit = 1.
MDRC
The MDRC provides a multiband dynamic range control by split-
ting the signal into three bands, depending on the frequency: low,
mid, and high. Each of the bands is processed separately, and
individual controls are provided for each band DRC. The MDRC
can be enabled or disabled by the MDRC_EN bit (Register 0xB2,
Bit 0) (see the MDRC block diagram in Figure 106).
The 3-band MDRC is composed of a second-order high-pass
IIR filter, a second-order low-pass IIR filter, the frequency
splitter, and three individual DRCs for low, mid, and high bands.
The 3 dB cutoff frequency of the HPF can be set from 50 Hz to
800 Hz in 50 Hz steps, configured using the MDRC_HPF bits
(Register 0xB0, Bits[5:2]).
The LPF cutoff frequency can be set to 4 kHz, 8 kHz, or 20 kHz
via the MDRC_LPF bits (Register 0xB0, Bits[1:0]).
The HPF and LFP can be enabled or disabled by using the
MDRC_LPFEN and MDRC_HPFEN bits in Register 0xB2.
The crossover frequencies between the low band and high band
are defined in Register 0xB1 by the MDRC_CROSS_LOW bits
(Bits[3:0]) and the MDRC_CROSS_HIGH bits (Bits[7:4]). The
crossover frequency between low band and mid band can be
varied from 100 Hz to 1600 Hz in steps of 100 Hz. The crossover
frequency for the mid-to-high bands can be varied from 1 kHz
to 16 kHz in steps of 1 kHz.
All of the previous frequency values are based on a 48 kHz
sampling rate. If the input signals are of a different sampling rate,
the values should be scaled accordingly.
Using the DRC
The ADAU1373 provides three DRCs that can be used as full band.
The DRCs are shared between full-band DRC or MDRC. When
the full-band DRCs are in use, the MDRC is not available. For full-
band DRC, the crossover filters can be disabled in Register 0xB2
via the MDRC_HPFEN bit (Bit 1) and the MDRC_LPFEN bit
(Bit 2). Each of the three DRCs has its own registers: Register 0x80
to Register 0x8F for DRC1, Register 0x90 to Register 0x9F for
DRC2, and Register 0xA0 to Register 0xAF for DRC3, plus enable
or disable bits, which are set by the DRCEN bits (Bits[1:0]) in
Register 0x8D, Register 0x9D, and Register 0xAD.
FREQUENCY
SPLITTER
f
HPF
LPF
|H(f)|
4kHz/
8kHz/20kHz
50Hz TO 800Hz
(50Hz STEP)
DRC
LOW BAND
DRC
MID BAND
DRC
HIGH BAND
0897
5-
039
Figure 106. MDRC Block Diagram
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| ADAU1381BCPZ | IC AUDIO CODEC STEREO LN 32LFCSP |
| ADAU1761BCPZ-RL | IC SIGMADSP CODEC PLL 32LFCSP |
| ADAU1781BCPZ-RL7 | IC SIGMADSP CODEC LN 32LFCSP |
| ADAU1961WBCPZ-R7 | IC STEREO AUD CODEC LP 32LFCSP |
| ADAU1966WBSTZ | IC DAC 24BIT SPI/I2C 192K 80LQFP |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| ADAU1381 | 制造商:AD 制造商全稱:Analog Devices 功能描述:Low Noise Stereo Codec with Enhanced Recording and Playback Processing |
| ADAU1381BCBZ-RL | 功能描述:IC AUDIO CODEC STEREO LN 30WLCSP RoHS:是 類別:集成電路 (IC) >> 接口 - 編解碼器 系列:- 標(biāo)準(zhǔn)包裝:2,500 系列:- 類型:立體聲音頻 數(shù)據(jù)接口:串行 分辨率（位）:18 b ADC / DAC 數(shù)量:2 / 2 三角積分調(diào)變:是 S/N 比，標(biāo)準(zhǔn) ADC / DAC (db):81.5 / 88 動(dòng)態(tài)范圍，標(biāo)準(zhǔn) ADC / DAC (db):82 / 87.5 電壓 - 電源，模擬:2.6 V ~ 3.3 V 電壓 - 電源，數(shù)字:1.7 V ~ 3.3 V 工作溫度:-40°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:48-WFQFN 裸露焊盤 供應(yīng)商設(shè)備封裝:48-TQFN-EP（7x7） 包裝:帶卷 (TR) |
| ADAU1381BCBZ-RL7 | 功能描述:IC AUDIO CODEC STEREO LN 30WLCSP RoHS:是 類別:集成電路 (IC) >> 接口 - 編解碼器 系列:- 標(biāo)準(zhǔn)包裝:2,500 系列:- 類型:立體聲音頻 數(shù)據(jù)接口:串行 分辨率（位）:18 b ADC / DAC 數(shù)量:2 / 2 三角積分調(diào)變:是 S/N 比，標(biāo)準(zhǔn) ADC / DAC (db):81.5 / 88 動(dòng)態(tài)范圍，標(biāo)準(zhǔn) ADC / DAC (db):82 / 87.5 電壓 - 電源，模擬:2.6 V ~ 3.3 V 電壓 - 電源，數(shù)字:1.7 V ~ 3.3 V 工作溫度:-40°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:48-WFQFN 裸露焊盤 供應(yīng)商設(shè)備封裝:48-TQFN-EP（7x7） 包裝:帶卷 (TR) |
| ADAU1381BCPZ | 功能描述:IC AUDIO CODEC STEREO LN 32LFCSP RoHS:是 類別:集成電路 (IC) >> 接口 - 編解碼器 系列:- 標(biāo)準(zhǔn)包裝:2,500 系列:- 類型:立體聲音頻 數(shù)據(jù)接口:串行 分辨率（位）:18 b ADC / DAC 數(shù)量:2 / 2 三角積分調(diào)變:是 S/N 比，標(biāo)準(zhǔn) ADC / DAC (db):81.5 / 88 動(dòng)態(tài)范圍，標(biāo)準(zhǔn) ADC / DAC (db):82 / 87.5 電壓 - 電源，模擬:2.6 V ~ 3.3 V 電壓 - 電源，數(shù)字:1.7 V ~ 3.3 V 工作溫度:-40°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:48-WFQFN 裸露焊盤 供應(yīng)商設(shè)備封裝:48-TQFN-EP（7x7） 包裝:帶卷 (TR) |
| ADAU1381BCPZ-RL | 功能描述:IC AUDIO CODEC STEREO LN 32LFCSP RoHS:是 類別:集成電路 (IC) >> 接口 - 編解碼器 系列:- 標(biāo)準(zhǔn)包裝:2,500 系列:- 類型:立體聲音頻 數(shù)據(jù)接口:串行 分辨率（位）:18 b ADC / DAC 數(shù)量:2 / 2 三角積分調(diào)變:是 S/N 比，標(biāo)準(zhǔn) ADC / DAC (db):81.5 / 88 動(dòng)態(tài)范圍，標(biāo)準(zhǔn) ADC / DAC (db):82 / 87.5 電壓 - 電源，模擬:2.6 V ~ 3.3 V 電壓 - 電源，數(shù)字:1.7 V ~ 3.3 V 工作溫度:-40°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:48-WFQFN 裸露焊盤 供應(yīng)商設(shè)備封裝:48-TQFN-EP（7x7） 包裝:帶卷 (TR) |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。