參數(shù)資料
型號(hào): ADAU1373BCBZ-RL
廠商: Analog Devices Inc
文件頁(yè)數(shù): 239/296頁(yè)
文件大小: 0K
描述: IC CODEC LP CLASS G HP 81WLCSP
標(biāo)準(zhǔn)包裝: 3,000
類型: 音頻編解碼器
數(shù)據(jù)接口: I²C,串行
分辨率(位): 24 b
ADC / DAC 數(shù)量: 1 / 2
三角積分調(diào)變:
S/N 比,標(biāo)準(zhǔn) ADC / DAC (db): 96 / 96
動(dòng)態(tài)范圍,標(biāo)準(zhǔn) ADC / DAC (db): 96 / 96
電壓 - 電源,模擬: 1.62 V ~ 1.98 V
電壓 - 電源,數(shù)字: 1.08 V ~ 1.98 V
工作溫度: -40°C ~ 85°C
安裝類型: 表面貼裝
封裝/外殼: 81-UFBGA,WLCSP
供應(yīng)商設(shè)備封裝: 81-WLCSP(4.05x3.82)
包裝: 帶卷 (TR)
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)第114頁(yè)第115頁(yè)第116頁(yè)第117頁(yè)第118頁(yè)第119頁(yè)第120頁(yè)第121頁(yè)第122頁(yè)第123頁(yè)第124頁(yè)第125頁(yè)第126頁(yè)第127頁(yè)第128頁(yè)第129頁(yè)第130頁(yè)第131頁(yè)第132頁(yè)第133頁(yè)第134頁(yè)第135頁(yè)第136頁(yè)第137頁(yè)第138頁(yè)第139頁(yè)第140頁(yè)第141頁(yè)第142頁(yè)第143頁(yè)第144頁(yè)第145頁(yè)第146頁(yè)第147頁(yè)第148頁(yè)第149頁(yè)第150頁(yè)第151頁(yè)第152頁(yè)第153頁(yè)第154頁(yè)第155頁(yè)第156頁(yè)第157頁(yè)第158頁(yè)第159頁(yè)第160頁(yè)第161頁(yè)第162頁(yè)第163頁(yè)第164頁(yè)第165頁(yè)第166頁(yè)第167頁(yè)第168頁(yè)第169頁(yè)第170頁(yè)第171頁(yè)第172頁(yè)第173頁(yè)第174頁(yè)第175頁(yè)第176頁(yè)第177頁(yè)第178頁(yè)第179頁(yè)第180頁(yè)第181頁(yè)第182頁(yè)第183頁(yè)第184頁(yè)第185頁(yè)第186頁(yè)第187頁(yè)第188頁(yè)第189頁(yè)第190頁(yè)第191頁(yè)第192頁(yè)第193頁(yè)第194頁(yè)第195頁(yè)第196頁(yè)第197頁(yè)第198頁(yè)第199頁(yè)第200頁(yè)第201頁(yè)第202頁(yè)第203頁(yè)第204頁(yè)第205頁(yè)第206頁(yè)第207頁(yè)第208頁(yè)第209頁(yè)第210頁(yè)第211頁(yè)第212頁(yè)第213頁(yè)第214頁(yè)第215頁(yè)第216頁(yè)第217頁(yè)第218頁(yè)第219頁(yè)第220頁(yè)第221頁(yè)第222頁(yè)第223頁(yè)第224頁(yè)第225頁(yè)第226頁(yè)第227頁(yè)第228頁(yè)第229頁(yè)第230頁(yè)第231頁(yè)第232頁(yè)第233頁(yè)第234頁(yè)第235頁(yè)第236頁(yè)第237頁(yè)第238頁(yè)當(dāng)前第239頁(yè)第240頁(yè)第241頁(yè)第242頁(yè)第243頁(yè)第244頁(yè)第245頁(yè)第246頁(yè)第247頁(yè)第248頁(yè)第249頁(yè)第250頁(yè)第251頁(yè)第252頁(yè)第253頁(yè)第254頁(yè)第255頁(yè)第256頁(yè)第257頁(yè)第258頁(yè)第259頁(yè)第260頁(yè)第261頁(yè)第262頁(yè)第263頁(yè)第264頁(yè)第265頁(yè)第266頁(yè)第267頁(yè)第268頁(yè)第269頁(yè)第270頁(yè)第271頁(yè)第272頁(yè)第273頁(yè)第274頁(yè)第275頁(yè)第276頁(yè)第277頁(yè)第278頁(yè)第279頁(yè)第280頁(yè)第281頁(yè)第282頁(yè)第283頁(yè)第284頁(yè)第285頁(yè)第286頁(yè)第287頁(yè)第288頁(yè)第289頁(yè)第290頁(yè)第291頁(yè)第292頁(yè)第293頁(yè)第294頁(yè)第295頁(yè)第296頁(yè)
ADAU1373
Rev. 0 | Page 47 of 296
DPLL
The DPLL consists of a phase comparator, followed by a high-
pass filter and integrators. The following equation shows the
relationship of input-to-output frequency:
fOUT = (fIN/ND) × MD
where:
fOUT is the DPLL output frequency (8 MHz to 27 MHz).
fIN is the DPLL input frequency (8 kHz to 8 MHz).
ND is the divider. It can be set to 1, 2, 4, 8, 16, 32, 64, 128, 256, 512,
or 1024, using Bits[3:0] (DPLLA_NDIV) in Register 0x28 for
DPLLA and Bits[3:0] (DPLLB_NDIV) Register 0x2F for DPLLB.
MD is the multiplier (fixed internally to 1024).
DPLL Divider Example
fIN = 8 kHz
fOUT = 8 MHz
ND = 8 × 1024/8 = 1.024
Setting ND to 1 results in fOUT ≥ 8 MHz. Therefore, ND should
be set to 1.
Core Clock
The core clock is derived directly from the external clock at the
MCLK1 or MCLK2 pins or from the PLL. The PLLA_EN bit for
PLLA (Bit 0 in Address 0x2E) and the PLLB_EN bit for PLLB
(Bit 0 in Address 0x35) can be used to enable or disable the
PLL. Clocks for the converters, the serial ports, and the DSP are
derived from the core clock. The core clock rate is always an
integer multiple of the desired sample rate used inside the part.
Case 1—PLL Bypassed (Using External Clock as Core Clock)
If the PLL is bypassed, the clock available at MCLK1 (Ball C2)
or MCLK2 (Ball D1) is used as the core clock. Therefore, fCORE = fIN.
As the PLL is bypassed, the frequency of the clock at the MCLKx
pins must be set properly, using the clock divider bits, CLK1SDIV,
Bits[5:3], and MCLK1DIV, Bits[2:0], in Register 0x40 for PLLA and
CLK2SDIV, Bits[5:3], and MCLK2DIV, Bits[2:0] in Register 0x42
for PLLB. The required external clock rate can be determined by
the following equation, in which J and K are the clock dividers:
fIN = 256 × fS × (J + 1) × (K + 1)
See Table 14, Table 15, and Table 16 for some possible options
for external clock rates. Note that clock rates greater than 50 MHz
require careful attention to the clock driver and board layout to
maintain signal integrity.
Be sure that this clock is available to the MCLKx input pins
before enabling the COREN bit (Bit 7, core clock enable) in
Register 0x40.
Case 2—PLL Enabled
The internal PLL can be used to generate the core clock from
the external clock. The internal PLL has two modes of operation:
integer mode and fractional mode. Therefore, fCORE = fPLL.
APLL
The APLL provides the fine resolution required to generate clocks
for the internal blocks. It uses either the clock input at the MCLK1
pin (Ball C2) or a DPLL output as a reference to generate the core
clock. The PLL can be set for either integer or fractional mode.
The PLL multiplier and divider (X, R, M, and N) are programmed
using Register 0x29 to Register 0x2D for PLLA and Register 0x30
to Register 0x34 for PLLB. The PLL can accept input frequencies in
the range of 8 MHz to 27 MHz, either directly from an external
source, if the external clock input is greater than 8 MHz, or from
the DPLL, if the external clock input is within a range of 8 kHz
to 8 MHz. The PLL lock range is 45.158 MHz to 49.152 MHz.
This sets the PLL output frequency based on the sample rate
governed by the following equation:
fPLL = 256 × fS × (J + 1) × (K + 1)
where J, K = 0, 1, 2, …7.
fIN
÷X
TO PLL
CLOCK DIVIDER
× (R + N/M)
08
975
-0
14
Figure 94. APLL Block Diagram
The APLL can be used in either integer mode or fractional mode.
Integer Mode
Integer mode is used when the MCLK frequency is an integer
multiple of the PLL output (1024 × fS) frequency, governed by
the following equation:
fPLL = (R/X) × fIN
where fPLL = 1024 × fS
For example, if fIN = 12.288 MHz and fS = 48 kHz, then
fPLL (PLL Required Output) = 1024 × 48 kHz = 49.152 MHz
R/X = 49.152 MHz/12.288 MHz = 4
Therefore, R and X are set as follows: R = 4, and X = 1 (default).
In integer mode, the values set for N and M are ignored. Table 13
shows common integer PLL parameter settings for fS = 48 kHz
sampling rates.
Fractional Mode
Fractional mode is used when the available MCLK is a fractional
multiple of the desired PLL output; it is governed by the following:
fPLL = fIN × (R + (N/M))/X
For example, MCLK = 12 MHz and fS = 48 kHz.
The PLL output is 1024 × fS.
PLL Output = 1024 × 48 kHz = 49.152 MHz
To find the values of R, N, and M, use the following equation:
fPLL = fIN × (R + (N/M))/X
where fPLL = 49.152, and fIN = 12 MHz.
(R + (N/M))/X = 49.152 MHz/12 MHz = 4 + (12/125)
See Table 11 and Table 12 for common fractional PLL parameter
settings for 44.1 kHz and 48 kHz sampling rates.
相關(guān)PDF資料
PDF描述
ADAU1381BCPZ IC AUDIO CODEC STEREO LN 32LFCSP
ADAU1761BCPZ-RL IC SIGMADSP CODEC PLL 32LFCSP
ADAU1781BCPZ-RL7 IC SIGMADSP CODEC LN 32LFCSP
ADAU1961WBCPZ-R7 IC STEREO AUD CODEC LP 32LFCSP
ADAU1966WBSTZ IC DAC 24BIT SPI/I2C 192K 80LQFP
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
ADAU1381 制造商:AD 制造商全稱:Analog Devices 功能描述:Low Noise Stereo Codec with Enhanced Recording and Playback Processing
ADAU1381BCBZ-RL 功能描述:IC AUDIO CODEC STEREO LN 30WLCSP RoHS:是 類別:集成電路 (IC) >> 接口 - 編解碼器 系列:- 標(biāo)準(zhǔn)包裝:2,500 系列:- 類型:立體聲音頻 數(shù)據(jù)接口:串行 分辨率(位):18 b ADC / DAC 數(shù)量:2 / 2 三角積分調(diào)變:是 S/N 比,標(biāo)準(zhǔn) ADC / DAC (db):81.5 / 88 動(dòng)態(tài)范圍,標(biāo)準(zhǔn) ADC / DAC (db):82 / 87.5 電壓 - 電源,模擬:2.6 V ~ 3.3 V 電壓 - 電源,數(shù)字:1.7 V ~ 3.3 V 工作溫度:-40°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:48-WFQFN 裸露焊盤(pán) 供應(yīng)商設(shè)備封裝:48-TQFN-EP(7x7) 包裝:帶卷 (TR)
ADAU1381BCBZ-RL7 功能描述:IC AUDIO CODEC STEREO LN 30WLCSP RoHS:是 類別:集成電路 (IC) >> 接口 - 編解碼器 系列:- 標(biāo)準(zhǔn)包裝:2,500 系列:- 類型:立體聲音頻 數(shù)據(jù)接口:串行 分辨率(位):18 b ADC / DAC 數(shù)量:2 / 2 三角積分調(diào)變:是 S/N 比,標(biāo)準(zhǔn) ADC / DAC (db):81.5 / 88 動(dòng)態(tài)范圍,標(biāo)準(zhǔn) ADC / DAC (db):82 / 87.5 電壓 - 電源,模擬:2.6 V ~ 3.3 V 電壓 - 電源,數(shù)字:1.7 V ~ 3.3 V 工作溫度:-40°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:48-WFQFN 裸露焊盤(pán) 供應(yīng)商設(shè)備封裝:48-TQFN-EP(7x7) 包裝:帶卷 (TR)
ADAU1381BCPZ 功能描述:IC AUDIO CODEC STEREO LN 32LFCSP RoHS:是 類別:集成電路 (IC) >> 接口 - 編解碼器 系列:- 標(biāo)準(zhǔn)包裝:2,500 系列:- 類型:立體聲音頻 數(shù)據(jù)接口:串行 分辨率(位):18 b ADC / DAC 數(shù)量:2 / 2 三角積分調(diào)變:是 S/N 比,標(biāo)準(zhǔn) ADC / DAC (db):81.5 / 88 動(dòng)態(tài)范圍,標(biāo)準(zhǔn) ADC / DAC (db):82 / 87.5 電壓 - 電源,模擬:2.6 V ~ 3.3 V 電壓 - 電源,數(shù)字:1.7 V ~ 3.3 V 工作溫度:-40°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:48-WFQFN 裸露焊盤(pán) 供應(yīng)商設(shè)備封裝:48-TQFN-EP(7x7) 包裝:帶卷 (TR)
ADAU1381BCPZ-RL 功能描述:IC AUDIO CODEC STEREO LN 32LFCSP RoHS:是 類別:集成電路 (IC) >> 接口 - 編解碼器 系列:- 標(biāo)準(zhǔn)包裝:2,500 系列:- 類型:立體聲音頻 數(shù)據(jù)接口:串行 分辨率(位):18 b ADC / DAC 數(shù)量:2 / 2 三角積分調(diào)變:是 S/N 比,標(biāo)準(zhǔn) ADC / DAC (db):81.5 / 88 動(dòng)態(tài)范圍,標(biāo)準(zhǔn) ADC / DAC (db):82 / 87.5 電壓 - 電源,模擬:2.6 V ~ 3.3 V 電壓 - 電源,數(shù)字:1.7 V ~ 3.3 V 工作溫度:-40°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:48-WFQFN 裸露焊盤(pán) 供應(yīng)商設(shè)備封裝:48-TQFN-EP(7x7) 包裝:帶卷 (TR)