- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄373971 > AD9937 (Analog Devices, Inc.) CCD Signal Processor with Precision Timing⑩ Generator PDF資料下載
參數(shù)資料
| 型號： | AD9937 |
| 廠商： | Analog Devices, Inc. |
| 英文描述： | CCD Signal Processor with Precision Timing⑩ Generator |
| 中文描述： | CCD信號處理器精確定時⑩發(fā)生器 |
| 文件頁數(shù)： | 26/44頁 |
| 文件大?。?/td> | 410K |
| 代理商： | AD9937 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁當前第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁
REV. 0
–26–
AD9937
VD
11-BIT
VD COUNTER
H1(A–D)
HMASK
1
2
3
H1(A–D)
H1(A, B)
PROGRAMMABLE CLOCK POSITIONS
1. HMASKSTART (PROGRAMMABLE AT MODE_REG(12))
2. HMASKSTOP (PROGRAMMABLE AT MODE_REG(12))
3. H1MASKPOL (PROGRAMMABLE AT MODE_REG(12))
THE POLARITY OF H1(A–D) DURING BLANKING IS PROGRAMMABLE
(H2(A, B) IS ALWAYS THE OPPOSITE POLARITY OF H1 (A–D))
Figure 18. Programmable Clock Positions for HMASK
Table XI. PBLK Registers
Length
(Bits)
Register
Type
Register Name
Range
Description
PBLK_LEVEL
1
Control 0x03
HIGH/LOW
0 = Blank Output Data to Zero,
1 = Blank Output Data to REFBLACK
Sets PBLK Toggle Position 1 within the Line
Sets PBLK Toggle Position 2 within the Line
Sets PBLK Toggle Position 3 within the Line
Sets PBLK Toggle Position 4 within the Line
Sets the Line Number the PBLK Pulse Will Start In
Sets the Line Number the PBLK Pulse Will Stop In
PBLKTOG1
PBLKTOG2
PBLKTOG3
PBLKTOG4
PBLKSTART
PBLKSTOP
12
12
12
12
11
11
Mode_Reg(9)
Mode_Reg(9)
Mode_Reg(10)
Mode_Reg(10)
Mode_Reg(11)
Mode_Reg(11)
0
–
4095 Pixel Locations
0
–
4095 Pixel Locations
0
–
4095 Pixel Locations
0
–
4095 Pixel Locations
0
–
2047 Line Number
0
–
2047 Line Number
001
002
003
000
000
11-BIT
VD COUNTER
VD
001
HD
HDLENx
*
HDLASTLEN
1
2
3
4
5
6
PROGRAMMABLE CLOCK POSITIONS
1. VDHD_INVERT (PROGRAMMABLE AT CONTROL 0x04)
2. VDTOG1 (PROGRAMMABLE AT MODE_REG(4))
3. VDTOG2 (PROGRAMMABLE AT MODE_REG(4))
4. HDTOG1 (PROGRAMMABLE AT MODE_REG(2))
OPTIONAL SECOND HD PULSE PER LINE
5. HDTOG2 (PROGRAMMABLE AT MODE_REG(2))
6. HDTOG3 (PROGRAMMABLE AT MODE_REG(3))
7. HDTOG4 (PROGRAMMABLE AT MODE_REG(3))
N – 1
*
X = 0, 1, 2, 3, 4 REPRESENTING CCD REGIONS
VDLEN
N 2048
7
12-BIT
HD COUNTER
Figure 17. VD and HD Programmable Locations
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| AD9937KCP | CCD Signal Processor with Precision Timing⑩ Generator |
| AD9937KCPRL | TVPS00RF-25-35PB W/ PC CONTACT |
| AD9942 | Dual-Channel, 14-Bit CCD Signal Processor with Precision Timing⑩ Core |
| AD9942BBCZ | Dual-Channel, 14-Bit CCD Signal Processor with Precision Timing⑩ Core |
| AD9942BBCZRL | Dual-Channel, 14-Bit CCD Signal Processor with Precision Timing⑩ Core |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| AD9937BCPZ-24 | 制造商:Analog Devices 功能描述: |
| AD9937BCPZ-27 | 功能描述:IC CCD SIGNAL PROC/GEN 制造商:analog devices inc. 系列:* 零件狀態(tài):上次購買時間 標準包裝:1 |
| AD9937BCPZRL-24 | 制造商:Analog Devices 功能描述: |
| AD9937BCPZRL-27 | 功能描述:IC CCD SIGNAL PROC/GEN 制造商:analog devices inc. 系列:* 零件狀態(tài):上次購買時間 標準包裝:1 |
| AD9937KCP | 制造商:Analog Devices 功能描述:AFE Video 1ADC 10-Bit 3V 56-Pin LFCSP EP 制造商:Rochester Electronics LLC 功能描述:- Bulk |
發(fā)布緊急采購，3分鐘左右您將得到回復。