
13
List of Figures
Figure 0-1
Figure 1-1
Figure 1-2
Figure 1-3
Figure 2-1
Figure 2-2
Figure 2-3
Figure 2-4
Figure 2-5
Figure 2-6
Figure 2-7
Figure 3-1
Figure 28-1 LQFP144 recommended PCB layout . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .105
Figure 28-2 LQFP112 recommended PCB layout . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .106
Figure 28-3 QFP80 recommended PCB layout . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .107
Figure A-1
ATD Accuracy Definitions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 125
Figure A-2
Basic PLL functional diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 135
Figure A-3
Jitter Definitions. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 137
Figure A-4
Maximum bus clock jitter approximation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 137
Figure A-5
SPI Master Timing (CPHA=0) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 141
Figure A-6
SPI Master Timing (CPHA=1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 142
Figure A-7
SPI Slave Timing (CPHA=0) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 143
Figure A-8
SPI Slave Timing (CPHA=1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 144
Figure 28-4 144-pin LQFP Mechanical Dimensions (case no. 918-03 . . . . . . . . . . . . . . . . .148
Figure B-1
112-pin LQFP mechanical dimensions (case no. 987) . . . . . . . . . . . . . . . . . . 149
Figure B-2
80-pin QFP Mechanical Dimensions (case no. 841B). . . . . . . . . . . . . . . . . . . 150
Order Partnumber Example. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5
MC9S12XDP512 Block Diagram. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .20
Logical to Global Address Mapping. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .26
MC9S12XDP512 Memory Map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .27
MC9S12XD-Family Pin Assignment 144 LQFP Package . . . . . . . . . . . . . . . . . .65
MC9S12XDP512 Pin assignments 112 LQFP Package . . . . . . . . . . . . . . . . . . .67
MC9S12XDP512 Pin assignments 80 QFP Package . . . . . . . . . . . . . . . . . . . . .68
PLL Loop Filter Connections . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .73
Loop Controlled Pierce Oscillator Connections (PE7=1). . . . . . . . . . . . . . . . . . .75
Full Swing Pierce Oscillator Connections (PE7=0) . . . . . . . . . . . . . . . . . . . . . . .75
External Clock Connections (PE7=0) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .75
Clock Connections. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .87
F
Freescale Semiconductor, Inc.
For More Information On This Product,
Go to: www.freescale.com
n
.