
Table of Contents
viii
élanSC520 Microcontroller User’s Manual
CHAPTER 7
Am5
X
86
CPU
7.1 Overview. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-1
7.2 Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-1
7.3 Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-1
7.4 Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-3
7.4.1
Floating Point Unit (FPU) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-3
7.4.2
Cache Memory Management . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-4
7.4.3
Clocking Considerations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-4
7.4.4
Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-5
7.4.5
Latency . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-5
7.5 Initialization. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-5
7.5.1
Hard CPU Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-5
7.5.2
Soft CPU Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-5
7-1
CHAPTER 8
SYSTEM ARBITRATION
8.1 Overview. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8-1
8.2 Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8-1
8.3 Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8-2
8.4 Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8-3
8.4.1
Operating Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8-3
8.4.1.1
Nonconcurrent Arbitration Mode . . . . . . . . . . . . . . . . . .8-3
8.4.1.2
Concurrent Arbitration Mode . . . . . . . . . . . . . . . . . . . . .8-4
8.4.2
CPU Bus Arbiter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8-5
8.4.2.1
CPU Arbitration Protocol . . . . . . . . . . . . . . . . . . . . . . . .8-5
8.4.2.2
CPU Cache Snooping . . . . . . . . . . . . . . . . . . . . . . . . . .8-6
8.4.2.3
Accessing the PCI Host Bridge Target. . . . . . . . . . . . . .8-6
8.4.2.4
GP Bus DMA Arbitration . . . . . . . . . . . . . . . . . . . . . . . .8-7
8.4.2.5
Arbitration During Clock Speed Changes . . . . . . . . . . .8-7
8.4.3
PCI Bus Arbiter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8-7
8.4.3.1
PCI Bus Arbitration Protocol . . . . . . . . . . . . . . . . . . . . .8-8
8.4.3.2
Bus Parking . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8-10
8.4.3.3
Rearbitration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8-10
8.4.4
Bus Cycles . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8-11
8.4.4.1
CPU Bus Arbitration. . . . . . . . . . . . . . . . . . . . . . . . . . .8-11
8.4.4.2
CPU Bus Cache Write-Back . . . . . . . . . . . . . . . . . . . .8-12
8.4.4.3
CPU-to-PCI Cycle . . . . . . . . . . . . . . . . . . . . . . . . . . . .8-14
8.4.4.4
PCI Bus Arbitration . . . . . . . . . . . . . . . . . . . . . . . . . . .8-15
8.4.4.5
PCI Bus Arbitration Parking . . . . . . . . . . . . . . . . . . . . .8-16
8.4.4.6
Nonconcurrent Mode Arbitration . . . . . . . . . . . . . . . . .8-18
8.4.5
Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8-19
8.4.6
Software Considerations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8-19
8.4.7
Latency . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8-20
8.4.7.1
Simple Rotating Priority Latency . . . . . . . . . . . . . . . . .8-20
8.4.7.2
High-Priority Queue Latency . . . . . . . . . . . . . . . . . . . .8-21
8.4.7.3
Low-Priority Queue Latency. . . . . . . . . . . . . . . . . . . . .8-21
8.4.7.4
CPU Latency . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8-21
8.4.7.5
Nonconcurrent Arbitration Mode Latency . . . . . . . . . .8-21
8.4.7.6
Concurrent Arbitration Mode Latency . . . . . . . . . . . . .8-22
8.4.7.7
Concurrent Arbitration Mode Bus Parking Latency . . .8-22
8.5 Initialization. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8-22
8-1
CHAPTER 9
PCI BUS HOST BRIDGE
9.1 Overview. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .9-1
9.2 Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .9-1
9.3 System Design . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .9-2
9.3.1
PCI Clocking . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .9-5
9.3.1.1
Running the élanSC520 Microcontroller
at 33.333 MHz . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .9-6
9-1