參數(shù)資料
型號(hào): SYM53C895
廠商: LSI Corporation
英文描述: PCI to Ultra2 SCSI I/O Processor with LVD(Low Voltage Differential Link)Universal Transceivers(PCI與Ultra2 SCSI I/O接口處理器(帶低電壓差分連接通用收發(fā)器))
中文描述: PCI到Ultra2的SCSI I / O處理器與LVD(低電壓差分鏈接)通用收發(fā)器(的PCI與Ultra2的SCSI的I / O接口處理器(帶低電壓差分連接通用收發(fā)器))
文件頁數(shù): 312/326頁
文件大?。?/td> 2938K
代理商: SYM53C895
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁當(dāng)前第312頁第313頁第314頁第315頁第316頁第317頁第318頁第319頁第320頁第321頁第322頁第323頁第324頁第325頁第326頁
IX-4
Index
D
Data Acknowledge Status bit
5-51
data compare mask
6-31
data compare value
6-32
data parity error reported (DPR)
5-6
data path
2-3
Data Read bit
5-75
Data Request Status bit
5-51
Data Structure Address register
5-46
Data Transfer Direction bit
5-50
Data Write bit
5-74
DBC register
5-58
DCMD register
5-58
DCNTL register
5-64
Decoupling caps
C-3
designing an Ultra2 SCSI system
2-10
destination address bits
6-23
Destination I/O-Memory Enable bit
5-61
detected parity error (from slave) (DPE)
5-5
device ID (DID[15:0])
5-3
DEVSEL/ timing (DT[10:9])
5-6
DFIFO register
5-53
dielectric constant
C-3
DIEN register
5-63
DIFFSENS Mismatch bit
5-45
DIFFSENS pin
4-13
DIFFSENS signal
4-11
direct addressing
6-19
Disable Halt on Parity Error or ATN
5-20
Disable Single Initiator Response bit
5-86
disconnect instruction
6-14
DMA Byte Counter register
5-58
DMA Command register
5-58
DMA Control register
5-64
DMA core
2-2
DMA Direction bit
5-57
DMA FIFO
2-3
DMA FIFO bits
5-57
DMA FIFO Empty bit
5-38
DMA FIFO register
5-53
DMA FIFO Size bit
5-56
DMA Interrupt Enable register
5-63
DMA Interrupt Pending bit
5-49
DMA Mode register
5-60
DMA Next Address register
5-59
DMA SCRIPTS Pointer register
5-59
DMA SCRIPTS Pointer Save register
5-59
DMA Status register
5-38
DMODE register
5-60
DNAD register
5-59
DSA register
5-46
DSA relative
6-37
DSP register
5-59
DSPS register
5-59
,
6-35
DSTAT register
5-38
E
enable bus mastering (EBM)
5-4
enable I/O space (EIS)
5-5
enable memory space (EMS)
5-4
Enable Parity Checking bit
5-19
enable parity error response (EPER)
5-4
Enable Read Line bit
5-61
Enable Read Multiple bit
5-62
Enable Response to Reselection bit
5-28
Enable Response to Selection bit
5-28
Enable Wide SCSI bit
5-26
Encoded SCSI Destination ID bits
5-33
,
5-37
,
6-20
error reporting pins
4-9
expansion ROM base address (ERBA[31:0])
5-12
Extend SREQ/SACK Filtering bit
5-84
external memory interface
2-11
,
2-12
configuration
2-12
GPIO4 bit
5-34
memory sizes supported
2-12
multiple byte accesses
7-14
parallel ROM interface
2-11
pin description
4-18
slow memory
2-13
system requirements
2-11
External Memory Read Timings
7-20
External Memory Write Timings
7-23
Extra Clock Cycle of Data Setup bit
5-20
F
Fetch Enable
5-75
Fetch Pin Mode bit
5-52
FIFO Byte Control bits
5-55
FIFO Flags bit 4
5-45
FIFO Flags bits
5-42
first dword
6-6
,
6-13
,
6-22
,
6-26
,
6-34
,
6-37
Flush DMA FIFO bit
5-52
Frequency Lock
5-89
Function Complete bit
5-66
,
5-70
G
general description
1-1
General Purpose Pin Control register
5-75
General Purpose register
5-34
General Purpose Timer Expired bit
5-69
,
5-72
General Purpose Timer Period bits
5-79
General Purpose Timer Scale Factor bit
5-77
GPCNTL register
5-75
GPIO Enable
5-75
,
5-76
GPREG register
5-34
H
Halt SCSI Clock bit
5-86
Handshake to Handshake Timer Bus Activity Enable bit
5-77
Handshake to Handshake Timer Expired bit
5-69
,
5-72
Handshake to Handshake Timer Period bit
5-76
header type (HT[7:0])
5-8
High Impedance Mode bit
5-54
high voltage differential mode
5-45
autoswitching with LVD and single-ended mode
2-16
description
2-16
Fast SCSI timings
7-55
SCSI-1 timings
7-54
High Voltage Differential Transfers 20.0 Mbytes/s (8-Bit
Transfers) or 40.0 Mbytes/s (16-Bit Transfers)
80 MHz Clock
7-58
high voltage diffferential mode
SCSI pin description
4-14
相關(guān)PDF資料
PDF描述
SYM53C896 PCI to Dual Channel Ultra2 SCSI Multifunction Controller(PCI與雙通道Ultra2 SCSI連接多功能控制器)
SYMFC909 Fibre Channel Protocol Controller(光纖通道協(xié)議控制器)
T-13811 T1/CEPT Telecom Applications
T-17009 Meets all IEE 802.3 and ANSI X3.263 standards including 350 mH OCL with 8 mA bias
T-17204 10/100 BASE-T SINGLE PORT SURFACE MOUNT MAGNETICS
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
SYM53C896 制造商:未知廠家 制造商全稱:未知廠家 功能描述:BUS CONTROLLER
SYM-63LH+ 制造商:MINI 制造商全稱:Mini-Circuits 功能描述:Frequency Mixer
SYM8291 制造商: 功能描述: 制造商:undefined 功能描述:
SYM-A-100 制造商:Sliger Designs, Inc. 功能描述:SPEAKER HARNESS - Bulk 制造商:Sliger Designs, Inc. 功能描述:SCANNER FRAMES DESIGNED TO FIT DIFFERENT STORE COUNTER TOPS - Bulk
SYM-A-200 制造商:Sliger Designs, Inc. 功能描述:SCANNER FRAMES DESIGNED TO FIT DIFFERENT STORE COUNTER TOPS - Bulk