參數(shù)資料
型號: SYM53C710
廠商: LSI Corporation
英文描述: 32-Bit SCSI I/O Processor(32位SCSI I/O處理器)
中文描述: 32位SCSI I / O處理器(32位的SCSI的I / O處理器)
文件頁數(shù): 93/248頁
文件大?。?/td> 3027K
代理商: SYM53C710
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁當(dāng)前第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁
Register Descriptions
4-33
by 1, 2 or 4 based on the current DBC contents and the
current DNAD value. This bit automatically clears itself
after decrementing the
DMA Byte Counter (DBC)
register.
ROFF
Reset SCSI Offset
Setting this bit clears any outstanding synchronous SCSI
REQ/ACK offset. This bit is set when a SCSI Gross Error
condition occurs. The offset is reset when a synchronous
transfer does not complete successfully. This bit
automatically resets itself after clearing the synchronous
offset.
5
MASR
Master Control for Set or Reset Pulses
This bit controls the operation of bits [3:0]. When this bit
is set, bits [3:0] assert the corresponding signals. When
this bit is reset, bits [3:0] deassert the corresponding
signals. This bit and bits [3:0] should not be changed in
the same write cycle.
4
DDIR
DMA Direction
Setting this bit either asserts or deasserts the internal
DMA Write (DMAWR) direction signal depending on the
current status of the MASR bit in this register. Asserting
the DMAWR signal indicates that data is transferred from
the SCSI bus to the host bus. Deasserting the DMAWR
signal transfers data from the host bus to the SCSI bus.
3
EOP
End of Process
Setting this bit either asserts or deasserts the internal
EOP control signal depending on the current status of the
MASR bit in this register. The internal EOP signal is an
output from the DMA portion of the SYM53C710 to the
SCSI portion of the SYM53C710. Asserting the EOP
signal indicates that the last data byte has been
transferred between the two portions of the chip.
Deasserting the EOP signal indicates that the last data
byte has not been transferred between the two portions
of the chip. If the MASR bit is configured to assert this
signal, this bit automatically clears itself after pulsing the
EOP signal.
2
DREQ
Data Request
Setting this bit either asserts or deasserts the internal
DREQ (data request signal) depending on the current
status of the MASR bit in this register. Asserting the
1
相關(guān)PDF資料
PDF描述
SYM53C770 SCSI I/O Processor With Ultra SCSI(帶超級SCSI的SCSI I/O處理器)
SYM53C810A PCI-SCSI I/O Processor(PCI-SCSI I/O接口處理器)
SYM53C825A PCI-SCSI I/O Processor(PCI-SCSI I/O接口處理器)
SYM53C825AE PCI-SCSI I/O Processor(PCI-SCSI I/O接口處理器)
SYM53C860 Single-Chip High-Performance PCI-Ultra SCSI (Fast-20) I/O Processor(單片、高性能PCI-超級SCSI (Fast-20) I/O 處理器)
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
SYM53C770 制造商:未知廠家 制造商全稱:未知廠家 功能描述:SCSI Bus Interface/Controller
SYM53C876E(PBGA) 制造商:未知廠家 制造商全稱:未知廠家 功能描述:SCSI Bus Interface/Controller
SYM53C876E(PQFP) 制造商:未知廠家 制造商全稱:未知廠家 功能描述:SCSI Bus Interface/Controller
SYM53C885 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Telecommunication IC
SYM53C896 制造商:未知廠家 制造商全稱:未知廠家 功能描述:BUS CONTROLLER