- 您現在的位置：買賣IC網 > PDF目錄385894 > SYM53C710 (LSI Corporation) 32-Bit SCSI I/O Processor(32位SCSI I/O處理器) PDF資料下載
參數資料
| 型號： | SYM53C710 |
| 廠商： | LSI Corporation |
| 英文描述： | 32-Bit SCSI I/O Processor(32位SCSI I/O處理器) |
| 中文描述： | 32位SCSI I / O處理器（32位的SCSI的I / O處理器） |
| 文件頁數： | 66/248頁 |
| 文件大小： | 3027K |
| 代理商： | SYM53C710 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁當前第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁
4-6
Registers
signal is asserted before deasserting ACK/ during the
byte transfer with the parity error. The Enable Parity
Checking bit must also be set for the SYM53C710 to
assert ATN/ in this manner. The following parity errors
can occur:
A parity error detected on data received from the
SCSI bus.
A parity error detected on data transferred to the
SYM53C710 from the host data bus.
If the Assert ATN/ on Parity Error bit is cleared or the
Enable Parity Checking bit is cleared, ATN/ is not
automatically asserted on the SCSI bus when a parity
error is received.
TRG
Target Mode
This bit determines the default operating mode of the
SYM53C710, though there are instances when the chip
may act in a role other than the default. For example, a
mostly initiator device may be selected as a target. An
automatic mode change does not affect the state of this
bit. After completion of a mode change I/O operation, the
SYM53C710 returns to the role defined by this bit. When
this bit is set, the chip is a target device by default. When
the target mode bit is cleared, the SYM53C710 is an
initiator device by default.
0
Register: 0x01 (0x02)
SCSI Control One (SCNTL1)
Read/Write
EXC
Extra Clock Cycle of Data Setup
When this bit is set, an extra clock period of data setup
is added to each SCSI data transfer. The extra data setup
time can provide additional system design flexibility,
though it affects the SCSI transfer rates. Clearing this bit
disables the extra clock cycle of data setup time.
7
7
6
5
4
3
2
1
0
EXC
ADB
ESR
CON
RST
AESP
SND
RCV
0
0
0
0
0
0
0
0
相關PDF資料 |
PDF描述 |
|---|---|
| SYM53C770 | SCSI I/O Processor With Ultra SCSI(帶超級SCSI的SCSI I/O處理器) |
| SYM53C810A | PCI-SCSI I/O Processor(PCI-SCSI I/O接口處理器) |
| SYM53C825A | PCI-SCSI I/O Processor(PCI-SCSI I/O接口處理器) |
| SYM53C825AE | PCI-SCSI I/O Processor(PCI-SCSI I/O接口處理器) |
| SYM53C860 | Single-Chip High-Performance PCI-Ultra SCSI (Fast-20) I/O Processor(單片、高性能PCI-超級SCSI (Fast-20) I/O 處理器) |
相關代理商/技術參數 |
參數描述 |
|---|---|
| SYM53C770 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:SCSI Bus Interface/Controller |
| SYM53C876E(PBGA) | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:SCSI Bus Interface/Controller |
| SYM53C876E(PQFP) | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:SCSI Bus Interface/Controller |
| SYM53C885 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Telecommunication IC |
| SYM53C896 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:BUS CONTROLLER |
發(fā)布緊急采購，3分鐘左右您將得到回復。