參數(shù)資料
型號(hào)： SI5317D-C-GM
廠商： Silicon Laboratories Inc
文件頁(yè)數(shù)： 32/46頁(yè)
文件大?。?/td> 0K
描述： IC CLK JITTER CLEANR PROG 36QFN
應(yīng)用說(shuō)明： SI5315/17 Crystal Selection AppNote
特色產(chǎn)品： Si5317 Jitter Cleaning Clock
標(biāo)準(zhǔn)包裝： 490
系列： DSPLL®
類型： 抖動(dòng)消除器
PLL： 帶旁路
輸入： 時(shí)鐘，晶體
輸出： CML，CMOS，LVDS，LVPECL
電路數(shù)： 1
比率 - 輸入:輸出： 1:2
差分 - 輸入:輸出： 是/是
頻率 - 最大： 100MHz
除法器/乘法器： 無(wú)/無(wú)
電源電壓： 1.71 V ~ 3.63 V
工作溫度： -40°C ~ 85°C
安裝類型： 表面貼裝
封裝/外殼： 36-VFQFN 裸露焊盤(pán)
供應(yīng)商設(shè)備封裝： 36-QFN（6x6）
包裝： 托盤(pán)
產(chǎn)品目錄頁(yè)面： 628 (CN2011-ZH PDF)
其它名稱： 336-1920
Si5317
38
Rev. 1.1
23
22
BWSEL1
BWSEL0
I
3-Level
Loop Bandwidth Select.
Three level inputs that select the DSPLL closed loop band-
width. See Table 9 on page 22 for available settings.
These pins have both weak pull-ups and weak pull-downs
and default to M.
Some designs may require an external resistor voltage
divider when driven by an active device that will tri-state.
27
26
25
24
FRQSEL3
FRQSEL2
FRQSEL1
FRQSEL0
Frequency Select.
Three level inputs that select the input clock and clock range.
These pins have both weak pull-ups and weak pull-downs
and default to M.
Some designs may require an external resistor voltage
divider when driven by an active device that will tri-state.
29
28
CKOUT1–
CKOUT1+
OMulti
Clock Output 1.
Output signal format is selected by SFOUT pins. Differential
formats supported for LVPECL, LVDS, and CML compatible
modes. For single-ended CMOS format, both output pins
drive identical, in-phase clock outputs.
33
30
SFOUT0
SFOUT1
I
3-Level
Signal Format Select.
Three-level inputs that select the output signal format (com-
mon mode voltage and differential swing) for both CKOUT1
and CKOUT2.
These pins have both weak pull-ups and weak pull-downs
and default to M.
Some designs may require an external resistor voltage
divider when driven by an active device that will tri-state.*
CMOS outputs do not support bypass mode.
34
35
CKOUT2–
CKOUT2+
OMulti
Clock Output 2.
Output signal format is selected by SFOUT pins. Differential
formats supported for LVPECL, LVDS, and CML compatible
modes. For single-ended CMOS format, both output pins
drive identical, in-phase clock outputs.
Table 14. Si5317 Pin Descriptions (Continued)
Pin #
Pin Name
I/O
Signal Level
Description
SFOUT[1:0]
Signal Format
HH
Reserved
HM
LVDS
HL
CML
MH
LVPECL
MM
Reserved
ML
LVDS—Low Swing
LH
CMOS
LM
Disable
LL
Reserved
相關(guān)PDF資料
PDF描述
IDTQS3VH245SOG8 IC BUS SWITCH 8BIT HI 20-SOIC
IDT74CBTLV6800QG8 IC BUS SWITCH 10BIT LV 24-QSOP
V24A12H300BF3 CONVERTER MOD DC/DC 12V 300W
MS27473E18A96PA CONN PLUG 9POS STRAIGHT W/PINS
IDT74CBTLV3862QG8 IC BUS SWITCH 10BIT LV 24-QSOP
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
SI5317D-C-GMR 功能描述:時(shí)鐘合成器/抖動(dòng)清除器 Pin-Program Jitter Clean Clk 1In/2Out RoHS:否 制造商:Skyworks Solutions, Inc. 輸出端數(shù)量: 輸出電平: 最大輸出頻率: 輸入電平: 最大輸入頻率:6.1 GHz 電源電壓-最大:3.3 V 電源電壓-最小:2.7 V 封裝 / 箱體:TSSOP-28 封裝:Reel
Si5317-EVB 功能描述:時(shí)鐘和定時(shí)器開(kāi)發(fā)工具 Si5317 Eval Board RoHS:否 制造商:Texas Instruments 產(chǎn)品:Evaluation Modules 類型:Clock Conditioners 工具用于評(píng)估:LMK04100B 頻率:122.8 MHz 工作電源電壓:3.3 V
SI5318 制造商:未知廠家 制造商全稱:未知廠家 功能描述:SONET/SDH PRECISION CLOCK MULTIPLIER IC
SI5318-EVB 功能描述:時(shí)鐘和定時(shí)器開(kāi)發(fā)工具 SI5318 EVALUATION BOARD RoHS:否 制造商:Texas Instruments 產(chǎn)品:Evaluation Modules 類型:Clock Conditioners 工具用于評(píng)估:LMK04100B 頻率:122.8 MHz 工作電源電壓:3.3 V
SI5318-F-BC 功能描述:時(shí)鐘合成器/抖動(dòng)清除器 SONET/SDH PRECISION CLOCK MULT.IC 19/155 RoHS:否 制造商:Skyworks Solutions, Inc. 輸出端數(shù)量: 輸出電平: 最大輸出頻率: 輸入電平: 最大輸入頻率:6.1 GHz 電源電壓-最大:3.3 V 電源電壓-最小:2.7 V 封裝 / 箱體:TSSOP-28 封裝:Reel
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫(xiě)一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*