
Epson Research and Development
Page 7
Vancouver Design Center
Hardware Functional Specification
S1D13A05
Issue Date: 02/07/02
X40A-A-001-02
List of Tables
Table 4-1: PFBGA 121-pin Mapping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
Table 4-2: Host Interface Pin Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
Table 4-3: LCD Interface Pin Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28
Table 4-4: Clock Input Pin Descriptions. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32
Table 4-5: Miscellaneous Pin Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33
Table 4-6: Power And Ground Pin Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . 33
Table 4-7: Summary of Power-On/Reset Options . . . . . . . . . . . . . . . . . . . . . . . . . . . 34
Table 4-8: Host Bus Interface Pin Mapping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35
Table 4-9: LCD Interface Pin Mapping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36
Table 5-1: Absolute Maximum Ratings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38
Table 5-2: Recommended Operating Conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . 38
Table 5-3: Electrical Characteristics for VDD = 3.3V typical . . . . . . . . . . . . . . . . . . . . . 38
Table 6-1: Clock Input Requirements for CLKI when CLKI to BCLK divide > 1 . . . . . . . . . . 39
Table 6-2: Clock Input Requirements for CLKI when CLKI to BCLK divide = 1 . . . . . . . . . . 40
Table 6-3: Clock Input Requirements for CLKI2 . . . . . . . . . . . . . . . . . . . . . . . . . . . 40
Table 6-4: Internal Clock Requirements . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41
Table 6-5: Generic #1 Interface Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42
Table 6-6: Generic #1 Interface Truth Table for Little Endian . . . . . . . . . . . . . . . . . . . . 43
Table 6-7: Generic #1 Interface Truth Table for Big Endian . . . . . . . . . . . . . . . . . . . . . 43
Table 6-8: Generic #2 Interface Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45
Table 6-9: Generic #2 Interface Truth Table for Little Endian . . . . . . . . . . . . . . . . . . . . 45
Table 6-10: Hitachi SH-3 Interface Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47
Table 6-11: Hitachi SH-4 Interface Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49
Table 6-12: Motorola MC68K#1 Interface Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . 51
Table 6-13: Motorola MC68K#2 Interface Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . 53
Table 6-14: Motorola Redcap2 Interface Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55
Table 6-15: Motorola Dragonball Interface Timing with DTACK . . . . . . . . . . . . . . . . . . . 57
Table 6-16: Motorola Dragonball Interface Timing w/o DTACK . . . . . . . . . . . . . . . . . . . 59
Table 6-17: Passive/TFT Power-On Sequence Timing . . . . . . . . . . . . . . . . . . . . . . . . . 60
Table 6-18: Passive/TFT Power-Off Sequence Timing . . . . . . . . . . . . . . . . . . . . . . . . . 61
Table 6-19: Panel Timing Parameter Definition and Register Summary . . . . . . . . . . . . . . . . 62
Table 6-20: Single Monochrome 4-Bit Panel A.C. Timing . . . . . . . . . . . . . . . . . . . . . . . 65
Table 6-21: Single Monochrome 8-Bit Panel A.C. Timing . . . . . . . . . . . . . . . . . . . . . . . 67
Table 6-22: Single Color 4-Bit Panel A.C. Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . 69
Table 6-23: Single Color 8-Bit Panel A.C. Timing (Format 1) . . . . . . . . . . . . . . . . . . . . . 71
Table 6-24: Single Color 8-Bit Panel A.C. Timing (Format 2) . . . . . . . . . . . . . . . . . . . . . 73
Table 6-25: Single Color 16-Bit Panel A.C. Timing . . . . . . . . . . . . . . . . . . . . . . . . . . 75