- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄367937 > PHASE-LOCKEDLOOP Micropower Sampling 8-Bit Serial I/O A/D Converters; Package: SO; No of Pins: 8; Temperature Range: -40°C to +85°C PDF資料下載
參數(shù)資料
| 型號： | PHASE-LOCKEDLOOP |
| 元件分類： | 串行ADC |
| 英文描述： | Micropower Sampling 8-Bit Serial I/O A/D Converters; Package: SO; No of Pins: 8; Temperature Range: -40°C to +85°C |
| 中文描述： | 壓控Ocillator |
| 文件頁數(shù)： | 2/20頁 |
| 文件大?。?/td> | 1757K |
| 代理商： | PHASE-LOCKEDLOOP |
Revision 1.01/April 2002 Semtech Corp.
Page 2
www.semtech.com
AN-SETS-7
ADVANCED COMMUNICATIONS
APPLICATION NOTE
PLL Configurations for ACS8530
Table of Contents
List of Sections
Page
1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .3
2 General . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .3
2.1 T0 DPLL Architecture and Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5
2.2 T4 DPLL Architecture and Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6
2.3 Default Configuration for Independent T4 and T0 Paths . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .9
2.4 Alternative Configuration for Independent T0 and T4 Paths . . . . . . . . . . . . . . . . . . . . . . . . . . .10
2.5 Configuration for Low Jitter E3/DS3 and OC-N Clock Generation with No Independent T4
Path . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .11
2.6 Configuration for Low Jitter E3/DS3 and E1/DS1 with No Independent T4 Path . . . . . . . . . .12
2.7 T4 PLL Configured to Measure the Relative Phase Error between Inputs . . . . . . . . . . . . . . . .13
2.7.1
Examples of T4 PFD used for Phase Measurement . . . . . . . . . . . . . . . . . . . . . . . . . .15
2.8 T4 Low Frequency Outputs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .15
Appendix 1. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
List of Figures
Figure 1
Figure 2
Figure 3
Figure 4
Figure 5
Figure 6
Figure 7
ACS8530 PLL Architecture . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .3
Basic T0 configuration for OC-N and n x E1/DS1 outputs (low and high jitter).. . . . . . . . . . . .6
Basic T4 configuration for independent BITS/SSU output. . . . . . . . . . . . . . . . . . . . . . . . . . . . .7
T4 configuration for low jitter independent BITS/SSU and OC-N clock outputs. . . . . . . . . . . .8
Default configuration of the T0 and T4 PLLs for simultaneous clock output.. . . . . . . . . . . . . .9
Alternative configuration for independent T0 and T4 outputs. . . . . . . . . . . . . . . . . . . . . . . . .10
Configuration for low jitter E3/DS3 and OC-N clock generation with no independent T4
path. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .11
Configuration for low jitter E3/DS3 and E1/DS1 with no independent T4 path. . . . . . . . . . .12
T4 PFD configured to perform Phase Offset Measurement between selected T0 input and a
standby. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .14
Figure 8
Figure 9
List of Tables
Table 1
Table 2
Table 3
Phase measurement examples using T4 PFD . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .15
T0 DPLL Frequency Configurations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .18
T4 DPLL Frequency Configurations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .18
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| PHB11N03LT | N-channel TrenchMOS transistor Logic level FET(N溝道TrenchMOS 晶體管邏輯電平場效應(yīng)管) |
| PHD11N03LT | N-channel TrenchMOS transistor Logic level FET(N溝道TrenchMOS 晶體管邏輯電平場效應(yīng)管) |
| PHB129NQ04LT | N-channel TrenchMOS logic level FET |
| PHP129NQ04LT | N-channel TrenchMOS logic level FET |
| PHB18NQ20T | N-channel TrenchMOS transistor(N溝道TrenchMOS 晶體管邏輯電平場效應(yīng)管) |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| PHASFO 7.83/831/1 | 制造商:Vishay Intertechnologies 功能描述:HIGH VOLTAGE POWER CAPACITORS |
| PHAWOS 600/1200/2 KS | 制造商:Vishay Intertechnologies 功能描述:PHAWOS 600/1200/2 KS |
| PHB.00.200.CZZ | 功能描述:環(huán)形推拉式連接器 FREE RECEPTACLE CABLE COLLET RoHS:否 制造商:Hirose Connector 產(chǎn)品類型:Connectors 系列:HR10 觸點類型:Socket (Female) 外殼類型:Receptacle 觸點數(shù)量:4 外殼大小:7 安裝風(fēng)格:Panel 端接類型:Solder 電流額定值:2 A |
| PHB.00.303.CLLD22 | 功能描述:環(huán)形推拉式連接器 3P FREE RCPT SOLDER CABLE COLLET 2.2MM RoHS:否 制造商:Hirose Connector 產(chǎn)品類型:Connectors 系列:HR10 觸點類型:Socket (Female) 外殼類型:Receptacle 觸點數(shù)量:4 外殼大小:7 安裝風(fēng)格:Panel 端接類型:Solder 電流額定值:2 A |
| PHB.00.303.CLLD22Z | 功能描述:環(huán)形推拉式連接器 3P SOLDER SCKT RECPT CABLE COLLET 2.2MM RoHS:否 制造商:Hirose Connector 產(chǎn)品類型:Connectors 系列:HR10 觸點類型:Socket (Female) 外殼類型:Receptacle 觸點數(shù)量:4 外殼大小:7 安裝風(fēng)格:Panel 端接類型:Solder 電流額定值:2 A |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。