參數(shù)資料
型號(hào)： PCI9060SD
廠商： Electronic Theatre Controls, Inc.
英文描述： 12O COMPATIBLE PCI BUS MASTER INTERFACE CHIP FOR ADAPTERS AND EMBEDDED SYSTEMS
中文描述： 12O兼容的PCI總線主控接口芯片的適配器和嵌入式系統(tǒng)
文件頁數(shù)： 7/192頁
文件大?。?/td> 1551K
代理商： PCI9060SD
第1頁第2頁第3頁第4頁第5頁第6頁當(dāng)前第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁
PCI 9080
TABLE OF CONTENTS
PLX Technology, Inc., 1997
Page viii
Version 1.01
4.6.7
(DMAPADR1; PCI:98h, LOC:118h) DMA Channel 1 PCI Address Register.....................................................................81
4.6.8
(DMALADR1; PCI:9Ch, LOC:11Ch) DMA Channel 1 Local Address Register .................................................................81
4.6.9
(DMASIZ1; PCI:A0h, LOC:120h) DMA Channel 1 Transfer Size (Bytes) Register...........................................................81
4.6.10
(DMADPR1; PCI:A4h, LOC:124h) DMA Channel 1 Descriptor Pointer Register..............................................................81
4.6.11
(DMACSR0; PCI:A8h, LOC:128h) DMA Channel 0 Command/Status Register...............................................................82
4.6.12
(DMACSR1; PCI:A9h, LOC:129h) DMA Channel 1 Command/Status Register...............................................................82
4.6.13
(DMAARB; PCI:ACh, LOC:12Ch) DMA Arbitration Register.............................................................................................82
4.6.14
(DMATHR; PCI:B0h, LOC:130h) DMA Threshold Register ..............................................................................................83
4.7
MESSAGING QUEUE REGISTERS.......................................................................................................................84
4.7.1
(OPLFIS; PCI:30h, LOC:B0) Outbound Post List FIFO Interrupt Status Register.............................................................84
4.7.2
(OPLFIM; PCI:34h, LOC:B4) Outbound Post List FIFO Interrupt Mask Register..............................................................84
4.7.3
(IQP; PCI:40h) Inbound Queue Port Register...................................................................................................................84
4.7.4
(OQP; PCI:44h) Outbound Queue Port Register..............................................................................................................85
4.7.5
(MQCR; PCI:C0h, LOC:140h) Messaging Queue Configuration Register........................................................................85
4.7.6
(QBAR; PCI:C4h, LOC:144h) Queue Base Address Register..........................................................................................85
4.7.7
(IFHPR; PCI:C8h, LOC:148h) Inbound Free Head Pointer Register ................................................................................86
4.7.8
(IFTPR; PCI:CCh, LOC:14Ch) Inbound Free Tail Pointer Register ..................................................................................86
4.7.9
(IPHPR; PCI:D0h, LOC:150h) Inbound Post Head Pointer Register ................................................................................86
4.7.10
(IPTPR; PCI:D4h, LOC:154h) Inbound Post Tail Pointer Register....................................................................................86
4.7.11
(OFHPR; PCI:D8h, LOC:158h) Outbound Free Head Pointer Register............................................................................87
4.7.12
(OFTPR; PCI:DCh, LOC:15Ch) Outbound Free Tail Pointer Register..............................................................................87
4.7.13
(OPHPR; PCI:E0h, LOC:160h) Outbound Post Head Pointer Register............................................................................87
4.7.14
(OPTPR; PCI:E4h, LOC:164h) Outbound Post Tail Pointer Register...............................................................................87
4.7.15
(QSR; PCI:E8h, LOC:168h) Queue Status/Control Register ............................................................................................88
5.
PIN DESCRIPTION........................................................................................................................................................89
5.1
PIN SUMMARY.......................................................................................................................................................89
5.2
PIN OUT COMMON TO ALL BUS MODES............................................................................................................90
5.3
C BUS MODE PIN OUT..........................................................................................................................................94
5.4
J BUS MODE PIN OUT...........................................................................................................................................96
5.5
S BUS MODE PIN OUT..........................................................................................................................................98
6.
ELECTRICAL SPECIFICATIONS................................................................................................................................100
7.
PACKAGE, SIGNAL, AND PIN OUT SPECS............................................................................................................103
7.1
PACKAGE MECHANICAL DIMENSIONS ............................................................................................................103
7.2
TYPICAL PCI BUS MASTER ADAPTER..............................................................................................................104
7.3
9080 PIN OUT (S, J, AND C MODES)..................................................................................................................105
相關(guān)PDF資料
PDF描述
PCI950PT PC Card Support
PCI9656-AC66BI Controller Miscellaneous - Datasheet Reference
PCIB40 PC(ISA)BUS I/O CARD
PCICLOCKGEN_R001 AMD Alchemy? Solutions Au1500? PCI Clock Generation?
PCK2000 CK97 (66/100MHz) System Clock Generator(CK97 (66/100MHz) 系統(tǒng)時(shí)鐘發(fā)生器)
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
PCI9060SD-1AF 功能描述:數(shù)字總線開關(guān) IC PCI Bus Interface RoHS:否 制造商:Texas Instruments 開關(guān)數(shù)量:24 傳播延遲時(shí)間:0.25 ns 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 封裝 / 箱體:TSSOP-56 封裝:Reel
PCI9080 制造商:PLX 制造商全稱:PLX 功能描述:I2O Compatible PCI Bus Master I/O Accelerator Chip
PCI9080 REV3 制造商:PLX TECH 功能描述:
PCI9080-3 功能描述:外圍驅(qū)動(dòng)器與原件 - PCI I2O Compatible PCI BUS MASTER I/O CHIP RoHS:否 制造商:PLX Technology 工作電源電壓: 最大工作溫度: 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FCBGA-1156 封裝:Tray
PCI9080-3 G 功能描述:外圍驅(qū)動(dòng)器與原件 - PCI 32Bit Master Chip RoHS:否 制造商:PLX Technology 工作電源電壓: 最大工作溫度: 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FCBGA-1156 封裝:Tray
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號(hào)，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購

我的聯(lián)系方式

*
*
*