參數(shù)資料
型號： ORT8850L
英文描述： Field-Programmable System Chip (FPSC) Eight-Channel x 850 Mbits/s Backplane Transceiver
中文描述： 現(xiàn)場可編程系統(tǒng)芯片（促進文化基金）8通道x 850 Mbits /秒背板收發(fā)器
文件頁數(shù)： 88/112頁
文件大小： 2417K
代理商： ORT8850L
88
Agere Systems Inc.
Data Sheet
August 2001
Eight-Channel x 850 Mbits/s Backplane Transceiver
ORCA
ORT8850 FPSC
Pin Information
(continued)
Table 34. ORT8850L and ORT8850H 680-Pin PBGAM Pinout
BM680
V
DD
IO
Bank
—
—
—
—
—
—
0 (TL)
0 (TL)
0 (TL)
—
0 (TL)
0 (TL)
0 (TL)
0 (TL)
0 (TL)
0 (TL)
0 (TL)
0 (TL)
0 (TL)
—
0 (TL)
0 (TL)
0 (TL)
0 (TL)
0 (TL)
0 (TL)
0 (TL)
0 (TL)
0 (TL)
—
0 (TL)
0 (TL)
0 (TL)
0 (TL)
0 (TL)
0 (TL)
7 (CL)
7 (CL)
7 (CL)
7 (CL)
7 (CL)
7 (CL)
VREF
Group
—
—
—
—
—
—
—
7
7
—
7
7
7
7
—
8
8
8
8
—
8
8
9
9
—
9
9
9
9
—
10
10
10
10
10
10
1
1
—
1
1
1
I/O
ORT8850L
ORT8850H
Additional Function
Pair
A1
E4
F5
D2
E3
G5
C4
F4
D1
A2
E2
F3
G4
H5
D3
E1
F2
J5
G3
A18
H4
F1
G2
H3
E5
K5
J4
G1
L5
A33
H2
J3
H1
J2
K3
L4
J1
K2
L1
M4
L3
K1
V
SS
V
DD
33
O
I
I
I
V
DD
IO0
IO
IO
V
SS
IO
IO
IO
IO
V
DD
IO0
IO
IO
IO
IO
V
SS
IO
IO
IO
IO
V
DD
IO0
IO
IO
IO
IO
V
SS
IO
IO
IO
IO
IO
IO
IO
IO
V
DD
IO7
IO
IO
IO
V
SS
V
DD
33
PRD_DATA
PRESET_N
PRD_CFG_N
PPRGRM_N
V
DD
IO0
PL2D
PL2C
V
SS
PL2B
PL2A
PL3D
PL3C
V
DD
IO0
PL3B
PL3A
PL4D
PL4C
V
SS
PL4B
PL4A
PL5D
PL5C
V
DD
IO0
PL5B
PL5A
PL6D
PL6C
V
SS
PL6B
PL6A
PL7D
PL7C
PL7B
PL7A
PL8D
PL8C
V
DD
IO7
PL8B
PL8A
PL9D
V
SS
V
DD
33
PRD_DATA
PRESET_N
PRD_CFG_N
PPRGRM_N
V
DD
IO0
PL2D
PL2C
V
SS
PL3D
PL3C
PL4D
PL4C
V
DD
IO0
PL5D
PL5C
PL6D
PL6C
V
SS
PL7D
PL7C
PL8D
PL8C
V
DD
IO0
PL9D
PL9C
PL10D
PL10C
V
SS
PL11D
PL11C
PL12D
PL12C
PL13D
PL13C
PL14D
PL14C
V
DD
IO7
PL15D
PL15C
PL16D
—
—
—
—
—
—
—
—
—
RD_DATA/TDO
RESET_N
RD_CFG_N
PRGRM_N
—
PLL_CK0C/HPPLL
PLL_CK0T/HPPLL
—
—
VREF_0_07
D5
D6
—
—
VREF_0_08
HDC
LDC_N
—
—
—
TESTCFG
D7
—
VREF_0_09
A17/PPC_A31
CS0_N
CS1
—
—
—
INIT_N
DOUT
VREF_0_10
A16/PPC_A30
A15/PPC_A29
A14/PPC_A28
—
—
—
VREF_7_01
L21C_D2
L21T_D2
—
L22C_D0
L22T_D0
L23C_D0
L23T_D0
—
L24C_D0
L24T_D0
L25C_D1
L25T_D1
—
L26C_D2
L26T_D2
L27C_D0
L27T_D0
—
L28C_D0
L28T_D0
L29C_D3
L29T_D3
—
L30C_D0
L30T_D0
L31C_D0
L31T_D0
L32C_D0
L32T_D0
L1C_D0
L1T_D0
—
L2C_D0
L2T_D0
L3C_D3
相關(guān)PDF資料
PDF描述
OS1001 Interface IC
OS1010 Optoelectronic
OS1011 SINGLE 1.8V, 200 KHZ OP, E TEMP, -40C to +125C, 8-PDIP, TUBE
OS1012 1.8V, 200kHz single low-cost, CMOS Op Amplifier on 120K Analog ROM process., -40C to +125C, 8-MSOP, T/R
OS1013 1.8V, 200kHz single low-cost, CMOS Op Amplifier on 120K Analog ROM proccess., -40C to +125C, 5-SOT-23, T/R
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
ORT8850L-1BM680C 功能描述:FPGA - 現(xiàn)場可編程門陣列 4992 LUT 278 I/O RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-256
ORT8850L-1BM680I 功能描述:FPGA - 現(xiàn)場可編程門陣列 4992 LUT 278 I/O RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-256
ORT8850L-1BMN680C 功能描述:FPGA - 現(xiàn)場可編程門陣列 4992 LUT 278 I/O RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-256
ORT8850L-1BMN680I 功能描述:FPGA - 現(xiàn)場可編程門陣列 4992 LUT 278 I/O RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-256
ORT8850L-2BM680C 功能描述:FPGA - 現(xiàn)場可編程門陣列 4992 LUT 278 I/O RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-256
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*