- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄384756 > MT49H32M9CFM-xx (Micron Technology, Inc.) 288Mb SIO REDUCED LATENCY(RLDRAM II) PDF資料下載
參數(shù)資料
| 型號(hào)： | MT49H32M9CFM-xx |
| 廠商： | Micron Technology, Inc. |
| 英文描述： | 288Mb SIO REDUCED LATENCY(RLDRAM II) |
| 中文描述： | 288Mb二氧化硅約化延遲（延遲DRAM二） |
| 文件頁(yè)數(shù)： | 12/44頁(yè) |
| 文件大?。?/td> | 1117K |
| 代理商： | MT49H32M9CFM-XX |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)當(dāng)前第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)
16 MEG x 18, 32 MEG x 9
2.5V V
EXT
, 1.8V V
DD
, HSTL, SIO, RLDRAM II
pdf: 09005aef80a41b59/zip: 09005aef811ba111
MT49H8M18C_2.fm - Rev. F 11/04 EN
Micron Technology, Inc., reserves the right to change products or specifications without notice.
2004 Micron Technology, Inc. All rights reserved.
12
NOTE:
1. All timing parameters are measured relative to the crossing point of CK/CK#, DK/DK# and to the crossing point with V
REF
of the command, address, and data signals.
2. Clock phase jitter is the variance from clock rising edge to the next expected clock rising edge.
3.
t
QKQ0 is referenced to Q0–Q8 in x18.
t
QKQ1 is referenced to Q9–Q17 in x18.
4.
t
QKQ takes into account the skew between any QKx and any Q.
Table 6:
Note 1
AC Electrical Characteristics
DESCRIPTION
SYMBOL
-25
-33
-5
UNITS
NOTES
MIN
MAX
MIN
MAX
MIN
MAX
Clock
Clock cycle time
t
CK,
t
DK
f
CK,
f
DK
t
CK
VAR
t
CKH,
t
DKH
t
CKL,
t
DKL
t
CKDK
t
MRSC
2.5
5.7
3.3
5.7
5.0
5.7
ns
System frequency
175
400
175
300
175
200
MHz
Clock phase jitter
0.15
0.20
0.25
ns
2
Clock HIGH time
0.45
0.55
0.45
0.55
0.45
0.55
t
CK
t
CK
ns
Clock LOW time
0.45
0.55
0.45
0.55
0.45
0.55
Clock to input data clock
-0.3
0.5
-0.3
1.0
-0.3
1.5
Mode register set cycle time to
any command
Setup Times
Address/command and input
setup time
Data-in and data mask to DK
setup time
Hold Times
Address/command and input
hold time
Data-in and data mask to DK
hold time
Data and Data Strobe
Output data clock HIGH time
6
6
6
t
CK
t
AS/
t
CS
0.4
0.5
0.8
ns
t
DS
0.25
0.3
0.4
ns
t
AH/
t
CH
0.4
0.5
0.8
ns
t
DH
0.25
0.3
0.4
ns
t
QKH
t
QKL
t
CKQK
t
QKQ0,
t
QKQ1
t
QKQ
0.9
1.1
0.9
1.1
0.9
1.1
t
CKH
t
CKL
ns
Output data clock LOW time
0.9
1.1
0.9
1.1
0.9
1.1
QK edge to clock edge skew
-0.25
0.25
-0.3
0.3
-0.5
0.5
QK edge to output data edge
-0.2
0.2
-0.25
0.25
-0.3
0.3
ns
3
QK edge to any output data
edge
QK edge to QVLD
-0.3
0.3
-0.35
0.35
-0.4
0.4
ns
4
t
QKVLD
-0.3
0.3
-0.35
0.35
-0.4
0.4
ns
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MT4C1004J | 4 Meg x 1 FPM DRAM(4 M x 1快速頁(yè)面模式動(dòng)態(tài)RAM) |
| MT4C4001STG-6 | standard or self refresh |
| MT4C4001STG-7 | standard or self refresh |
| MT4C4001STG-8 | standard or self refresh |
| MT4C4001JDJ-6 | standard or self refresh |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| MT49H32M9CHU-25 | 制造商:Micron Technology Inc 功能描述:DRAM CHIP RLDRAM 288MBIT 1.8V 144FBGA - Trays |
| MT49H32M9CHU-33 | 制造商:Micron Technology Inc 功能描述:32MX9 RLDRAM PLASTIC FBGA 1.8V SEPARATE I/O 8 BANKS 1.8V I/O - Trays |
| MT49H32M9CHU-5 | 制造商:Micron Technology Inc 功能描述:32MX9 RLDRAM PLASTIC FBGA 1.8V SEPARATE I/O 8 BANKS 1.8V I/O - Trays |
| MT49H32M9FM-25 | 制造商:Micron Technology Inc 功能描述: |
| MT49H32M9FM-25 TR | 功能描述:IC RLDRAM 288MBIT 400MHZ 144FBGA RoHS:是 類別:集成電路 (IC) >> 存儲(chǔ)器 系列:- 產(chǎn)品變化通告:Product Discontinuation 05/Nov/2008 標(biāo)準(zhǔn)包裝:84 系列:- 格式 - 存儲(chǔ)器:RAM 存儲(chǔ)器類型:SRAM - 同步 ZBT 存儲(chǔ)容量:4.5M（128K x 36） 速度:75ns 接口:并聯(lián) 電源電壓:3.135 V ~ 3.465 V 工作溫度:-40°C ~ 85°C 封裝/外殼:119-BGA 供應(yīng)商設(shè)備封裝:119-PBGA（14x22） 包裝:托盤 其它名稱:71V3557SA75BGI |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。