- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄371135 > MPC9855 (Motorola, Inc.) Clock Generator for PowerQUICC and PowerPC Microprocessors PDF資料下載
參數(shù)資料
| 型號： | MPC9855 |
| 廠商： | Motorola, Inc. |
| 英文描述： | Clock Generator for PowerQUICC and PowerPC Microprocessors |
| 中文描述： | 微處理器時鐘發(fā)生器為PowerQUICC和PowerPC |
| 文件頁數(shù)： | 8/12頁 |
| 文件大?。?/td> | 267K |
| 代理商： | MPC9855 |
Timing Solutions
8
Freescale Semiconductor
MPC9855
Figure 4. MPC9855 AC Test Reference (LVCMOS Outputs)
Table 9. AC Characteristics
(V
DD
= 3.3 V ± 5%, V
DDOA
= 3.3 V ± 5%, V
DDOB
= 3.3 V ± 5%, T
A
= –40°C to +85°C)
(1)
(2)
1. AC characteristics are design targets and pending characterization.
2. AC characteristics apply for parallel output termination of 50
to V
TT
.
3. In bypass mode, the MPC9855 divides the input reference clock.
4. The input reference frequency must match the VCO lock range divided by the total feedback divider ratio:
f
ref
= (f
VCO
÷
M)
N.
5. –3 dB point of PLL transfer characteristics.
Symbol
Characteristics
Min
Typ
Max
Unit
Condition
Input and Output Timing Specification
f
ref
Input Reference Frequency (25 MHz input)
Input Reference Frequency (33 MHz input)
XTAL Input
Input Reference Frequency in PLL Bypass Mode
(3)
25
33
25
250
MHz
MHz
MHz
MHz
PLL bypass
f
VCO
VCO Frequency Range
(4)
2000
MHz
f
MCX
Output Frequency
Bank A output
Bank B output
Bank C output
15.87
15.87
50
200
200
500
MHz
MHz
MHz
PLL locked
f
refPW
Reference Input Pulse Width
2
ns
f
refCcc
Input Frequency Accuracy
100
ppm
t
r
, t
f
Output Rise/Fall Time
80
500
ns
20% to 80%
DC
Output Duty Cycle
47.5
45
50
50
52.5
55
%
3.3 V operation
2.5 V operation
PLL Specifications
BW
PLL Closed Loop Bandwidth
(5)
1
MHz
t
LOCK
Maximum PLL Lock Time
10
ms
t
reset_ref
MR Hold Time on Power Up
10
ns
t
reset_pulse
MR Hold Time
10
ns
Skew and Jitter Specifications
t
sk(O)
Output-to-Output Skew (within a bank)
50
ps
t
sk(O)
Output-to-Output Skew (across banks A and B)
100
ps
V
DDOA
= 3.3 V
V
DDOB
= 3.3 V
t
JIT(CC)
Cycle-to-cycle jitter
150
80
ps
Bank A and B
Back C
t
JIT(PER)
Period Jitter
150
80
ps
Bank A and B
Back C
t
JIT(
)
I/O Phase Jitter
RMS (1
σ
)
15
15
ps
Bank A and B
Back C
Pulse
Generator
Z = 50
R
T
= 50
Z
O
= 50
DUT MPC9855
V
TT
Z
O
= 50
R
T
= 50
V
TT
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MPC992 | Low Voltage PLL Clock Driver(低壓PLL時鐘驅(qū)動器) |
| MPC993 | Dynamic Switch PLL Clock Driver(動態(tài)開關(guān)PLL時鐘驅(qū)動器) |
| MPC9990 | Low Voltage PLL Clock Driver(低壓PLL時鐘驅(qū)動器) |
| MPF102 | JFET VHF Amplifier |
| MPF102 | JFET VHF Amplifier |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| MPC9855VM | 功能描述:時鐘發(fā)生器及支持產(chǎn)品 RoHS:否 制造商:Silicon Labs 類型:Clock Generators 最大輸入頻率:14.318 MHz 最大輸出頻率:166 MHz 輸出端數(shù)量:16 占空比 - 最大:55 % 工作電源電壓:3.3 V 工作電源電流:1 mA 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:QFN-56 |
| MPC9855VMR2 | 功能描述:時鐘發(fā)生器及支持產(chǎn)品 RoHS:否 制造商:Silicon Labs 類型:Clock Generators 最大輸入頻率:14.318 MHz 最大輸出頻率:166 MHz 輸出端數(shù)量:16 占空比 - 最大:55 % 工作電源電壓:3.3 V 工作電源電流:1 mA 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:QFN-56 |
| MPC9865VM | 功能描述:時鐘發(fā)生器及支持產(chǎn)品 RoHS:否 制造商:Silicon Labs 類型:Clock Generators 最大輸入頻率:14.318 MHz 最大輸出頻率:166 MHz 輸出端數(shù)量:16 占空比 - 最大:55 % 工作電源電壓:3.3 V 工作電源電流:1 mA 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:QFN-56 |
| MPC9865VMR2 | 功能描述:時鐘發(fā)生器及支持產(chǎn)品 RoHS:否 制造商:Silicon Labs 類型:Clock Generators 最大輸入頻率:14.318 MHz 最大輸出頻率:166 MHz 輸出端數(shù)量:16 占空比 - 最大:55 % 工作電源電壓:3.3 V 工作電源電流:1 mA 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:QFN-56 |
| MPC9893 | 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:Low Voltage PLL Intelligent Dynamic Clock (IDCS) Switch |
發(fā)布緊急采購，3分鐘左右您將得到回復。