- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄359154 > MCIMX27 (飛思卡爾半導(dǎo)體(中國)有限公司) Multimedia Applications Processor(多媒體應(yīng)用處理器) PDF資料下載
參數(shù)資料
| 型號： | MCIMX27 |
| 廠商： | 飛思卡爾半導(dǎo)體(中國)有限公司 |
| 英文描述： | Multimedia Applications Processor(多媒體應(yīng)用處理器) |
| 中文描述： | 多媒體應(yīng)用處理器（多媒體應(yīng)用處理器） |
| 文件頁數(shù)： | 52/118頁 |
| 文件大小： | 1159K |
| 代理商： | MCIMX27 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁當(dāng)前第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁
i.MX27 Data Sheet, Advance Information, Rev. 0.1
52
Preliminary—Subject to Change Without Notice
Freescale Semiconductor
Signal Descriptions
HCLK = AHB System Clock, THCLK = Period for HCLK, Tp = Period of CSI_PIXCLK
The limitation on pixel clock rise time/fall time is not specified. It should be calculated from the hold
time and setup time based on the following assumptions:
Rising-edge latch data:
max rise time allowed = (positive duty cycle
—
hold time)
max fall time allowed = (negative duty cycle
—
setup time)
In most of case, duty cycle is 50/50, therefore:
max rise time = (period/2
—
hold time)
max fall time = (period/2
—
setup time)
For example: Given pixel clock period = 10 ns, duty cycle = 50/50, hold time = 1 ns, setup time = 1 ns.
positive duty cycle = 10/2 = 5 ns
max rise time allowed = 5 –1 = 4 ns
negative duty cycle = 10/2 = 5 ns
max fall time allowed = 5 –1 = 4 ns
Falling-edge latch data:
max fall time allowed = (negative duty cycle
—
hold time)
max rise time allowed = (positive duty cycle
—
setup time)
3.5.5.2
Non-Gated Clock Mode Timing
In non-gated mode only, the VSYNC, and PIXCLK signals are used; the HSYNC signal is ignored. Figure
3 and Figure 4 show the different clock edge timing of CSI and Sensor in Non-Gated Mode. Table 3 is the
parameter value.
Figure 11
and
Figure 12
show the non-gated clock mode timings of CSI, and
Table 21
lists the timing parameters.
Figure 11
shows sensor output data on the pixel clock falling edge. The CSI latches data on the pixel clock
rising edge.
Table 20. Gated Clock Mode Timing Parameters
Number
Parameter
Minimum
Maximum
Unit
1
csi_vsync to csi_hsync
9*T
HCLK
—
ns
2
csi_hsync to csi_pixclk
3
(Tp/2)-3
ns
3
csi_d setup time
1
—
ns
4
csi_d hold time
1
—
ns
5
csi_pixclk high time
T
HCLK
—
ns
6
csi_pixclk low time
T
HCLK
—
ns
7
csi_pixclk frequency
0
HCLK/2
MHz
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MCIMX31_07 | Multimedia Applications Processors |
| MCIMX31 | Multimedia Applications Processors |
| MCL245 | SILICON EPITAXIAL PLANAR DIODE |
| MCL908QT1 | M68HC08 Microcontrollers |
| MCM63R836 | MCM63R836 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| MCIMX27_08 | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:Multimedia Applications Processor |
| MCIMX27ADSE | 功能描述:開發(fā)板和工具包 - ARM I.MX27 ADS RoHS:否 制造商:Arduino 產(chǎn)品:Development Boards 工具用于評估:ATSAM3X8EA-AU 核心:ARM Cortex M3 接口類型:DAC, ICSP, JTAG, UART, USB 工作電源電壓:3.3 V |
| MCIMX27ADSE | 制造商:Freescale Semiconductor 功能描述:Development Kit |
| MCIMX27EC | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:Multimedia Applications Processor |
| MCIMX27IPCAM | 功能描述:視頻 IC 開發(fā)工具 I.MX27 IP CAMERA REF RoHS:否 制造商:Texas Instruments 產(chǎn)品:Evaluation Boards 類型:YPbPr to RGBHV Converters 工具用于評估:LMH1251 工作電源電壓:5 V |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。