- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄98011 > MC-10118BF1-ENY-A SPECIALTY MICROPROCESSOR CIRCUIT, PBGA481 PDF資料下載
參數(shù)資料
| 型號： | MC-10118BF1-ENY-A |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | SPECIALTY MICROPROCESSOR CIRCUIT, PBGA481 |
| 封裝： | 12.70 X 12.70 MM, PLASTIC, FBGA-481 |
| 文件頁數(shù)： | 57/66頁 |
| 文件大?。?/td> | 3663K |
| 代理商： | MC-10118BF1-ENY-A |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁當(dāng)前第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁
MC-10118B
Data Sheet R19DS0008EJ0700
58
2.5.14 ITU-R BT.656 interface
Parameter
Symbol
Conditions
MIN.
TYP.
MAX.
Unit
NTSC_CLK input cycle
tC
37Note
ns
NTSC_CLK high-level width
tWH
13
ns
NTSC_CLK low-level width
tWL
13
ns
NTSC_CLK rise time
tR
5
ns
NTSC_CLK fall time
tF
5
ns
NTSC_DATA output delay
time
tD
Rising edge of NTSC_CLK
4
18
ns
Note
NTSC_CLK = 27 MHz
Figure 2-23. ITU-R BT.656 Interface Timing
NTS_BCLK（input）
tC
tWH
tWL
tR
tD
NTS_DATA[7:0]（output）
NTS_VS (output)
NTS_HS（output）
tF
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MC141555P1 | UNIVERSAL SERIAL BUS CONTROLLER, PDIP28 |
| MC141556P | UNIVERSAL SERIAL BUS CONTROLLER, PDIP28 |
| MC14536BDWR2 | 1 TIMER(S), PROGRAMMABLE TIMER, PDSO16 |
| MC146805F2CFNR2 | 8-BIT, MROM, MICROCONTROLLER, PQCC28 |
| MC146818ACFN | 1 TIMER(S), REAL TIME CLOCK, PQCC28 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| MC10118PDS 88 | 制造商:Motorola 功能描述:10118N |
| MC10118PDS88 | 制造商:Motorola 功能描述:10118N |
| MC10119P | 制造商:Motorola Inc 功能描述: |
| MC1011OP | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
| MC1011P | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。