- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄98011 > MC-10118BF1-ENY-A SPECIALTY MICROPROCESSOR CIRCUIT, PBGA481 PDF資料下載
參數(shù)資料
| 型號： | MC-10118BF1-ENY-A |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | SPECIALTY MICROPROCESSOR CIRCUIT, PBGA481 |
| 封裝： | 12.70 X 12.70 MM, PLASTIC, FBGA-481 |
| 文件頁數(shù)： | 51/66頁 |
| 文件大?。?/td> | 3663K |
| 代理商： | MC-10118BF1-ENY-A |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁當(dāng)前第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁
MC-10118B
Data Sheet R19DS0008EJ0700
53
Figure 2-18. SPI Interface Timing (Master Mode)
SPx_CLK (output)
tC
tWH
tWL
tDO
SPx_SO (output)
tR
tF
tSU
tH
SPx_SI
SPx_CSn (input)
Remarks 1.
The level of the SPx_CLK output can be inverted by setting a register.
2.
SPx_CLK is not output while SPx_CLK is inactive. (Fixed to inactive.)
3.
If the read latency of the connected device is long, the time can be adjusted by means such as using
a function to switch the I/O phase of SI and SO (by using the rise and fall of SCLK).
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MC141555P1 | UNIVERSAL SERIAL BUS CONTROLLER, PDIP28 |
| MC141556P | UNIVERSAL SERIAL BUS CONTROLLER, PDIP28 |
| MC14536BDWR2 | 1 TIMER(S), PROGRAMMABLE TIMER, PDSO16 |
| MC146805F2CFNR2 | 8-BIT, MROM, MICROCONTROLLER, PQCC28 |
| MC146818ACFN | 1 TIMER(S), REAL TIME CLOCK, PQCC28 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| MC10118PDS 88 | 制造商:Motorola 功能描述:10118N |
| MC10118PDS88 | 制造商:Motorola 功能描述:10118N |
| MC10119P | 制造商:Motorola Inc 功能描述: |
| MC1011OP | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
| MC1011P | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。