參數(shù)資料
型號： LFXP20E-3FN484C
廠商： LATTICE SEMICONDUCTOR CORP
元件分類： FPGA
中文描述： FPGA, 2464 CLBS, PBGA484
封裝： 23 X 23 MM, LEAD FREE, FPBGA-484
文件頁數(shù)： 83/130頁
文件大小： 1312K
代理商： LFXP20E-3FN484C
3-25
DC and Switching Characteristics
Lattice Semiconductor
LatticeXP Family Data Sheet
sysCLOCK PLL Timing
Over Recommended Operating Conditions
LatticeXP “C” Sleep Mode Timing
Parameter
Descriptions
Conditions
Min.
Typ.
Max.
Units
fIN
Input Clock Frequency (CLKI, CLKFB)
25
—
375
MHz
fOUT
Output Clock Frequency (CLKOP, CLKOS)
25
—
375
MHz
fOUT2
K-Divider Output Frequency (CLKOK)
0.195
—
187.5
MHz
fVCO
PLL VCO Frequency
375
—
750
MHz
fPFD
Phase Detector Input Frequency
25
—
MHz
AC Characteristics
tDT
Output Clock Duty Cycle
Default duty cycle elected
3
45
50
55
%
tPH
4
Output Phase Accuracy
—
0.05
UI
tOPJIT
1
Output Clock Period Jitter
fOUT 100MHz
—
+/- 125
ps
fOUT < 100MHz
—
0.02
UIPP
tSK
Input Clock to Output Clock Skew
Divider ratio = integer
—
+/- 200
ps
tW
Output Clock Pulse Width
At 90% or 10%
3
1—
—
ns
tLOCK
2
PLL Lock-in Time
—
150
us
tPA
Programmable Delay Unit
100
250
400
ps
tIPJIT
Input Clock Period Jitter
—
+/- 200
ps
tFBKDLY
External Feedback Delay
—
10
ns
tHI
Input Clock High Time
90% to 90%
0.5
—
ns
tLO
Input Clock Low Time
10% to 10%
0.5
—
ns
tRST
RST Pulse Width
10
—
ns
1. Jitter sample is taken over 10,000 samples of the primary PLL output with clean reference clock.
2. Output clock is valid after tLOCK for PLL reset and dynamic delay adjustment.
3. Using LVDS output buffers.
4. As compared to CLKOP output.
Timing v.F0.11
Parameter
Descriptions
Min.
Typ.
Max.
Units
tPWRDN
SLEEPN Low to I/O Tristate
—
20
32
ns
tPWRUP
SLEEPN High to Power Up
LFXP3
—
1.4
2.1
ms
LFXP6
—
1.7
2.4
ms
LFXP10
—
1.1
1.8
ms
LFXP15
—
1.4
2.1
ms
LFXP20
—
1.7
2.4
ms
tWSLEEPN
SLEEPN Pulse Width to Initiate Sleep Mode
400
—
ns
tWAWAKE
SLEEPN Pulse Rejection
—
120
ns
SLEEPN
tPWRUP
Sleep Mode
tPWRDN
I/O
相關(guān)PDF資料
PDF描述
LFXP20E-5FN484C
LFXP15C-4FN256C
LFZ3508VXX GENERAL PURPOSE INDUCTOR
LFZ2805HXX GENERAL PURPOSE INDUCTOR
LF02004VTX GENERAL PURPOSE INDUCTOR
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
LFXP20E-3FN484I 功能描述:FPGA - 現(xiàn)場可編程門陣列 19.7K LUTs 340 IO 1. 2V -3 Spd I RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-256
LFXP20E-4F256C 功能描述:FPGA - 現(xiàn)場可編程門陣列 19.7K LUTs 188 IO 1. 2V -4 Spd RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-256
LFXP20E-4F256I 功能描述:FPGA - 現(xiàn)場可編程門陣列 19.7K LUTs 188 IO 1. 2V -4 Spd I RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-256
LFXP20E-4F388C 功能描述:FPGA - 現(xiàn)場可編程門陣列 19.7K LUTs 268 IO 1. 2V -4 Spd RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-256
LFXP20E-4F388I 功能描述:FPGA - 現(xiàn)場可編程門陣列 19.7K LUTs 268 IO 1. 2V -4 Spd I RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-256
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報(bào)價(jià)

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*