- 您現(xiàn)在的位置：買賣IC網 > PDF目錄373063 > K4J55323QF-GC (SAMSUNG SEMICONDUCTOR CO. LTD.) 256Mbit GDDR3 SDRAM PDF資料下載
參數(shù)資料
| 型號： | K4J55323QF-GC |
| 廠商： | SAMSUNG SEMICONDUCTOR CO. LTD. |
| 英文描述： | 256Mbit GDDR3 SDRAM |
| 中文描述： | 片256Mbit GDDR3 SDRAM的 |
| 文件頁數(shù)： | 33/49頁 |
| 文件大小： | 1027K |
| 代理商： | K4J55323QF-GC |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁當前第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁
- 33 -
256M GDDR3 SDRAM
K4J55323QF-GC
Rev 1.8 (Apr. 2005)
Consecutive WRITE to WRITE
DON’T CARE
TRANSITIONING DATA
NOTE
:
NOP
NOP
WRITE
NOP
NOP
WRITE
T0
T1
T3
T3n
T4
T5
CK#
CK
COMMAND
ADDRESS
Bank
Col b
t
DQSS
(NOM)
NOP
T4n
T5n
T6
DQ
DM
WDQS
T2
T6n
T7
NOP
DI
b
DI
n
Bank
Col n
1. DI
b
, etc. = data-in for column
b
, etc.
2. Three subsequent elements of data-in are applied in the programmed order following DI
b
.
3. Three subsequent elements of data-in are applied in the programmed order following DI
n
.
4. Burst of 4 is shown.
5. Each WRITE command may be to any bank of the same device.
6. Write latency is set to 3
DI
b
DI
b
DI
b
DI
n
DI
n
DI
n
相關PDF資料 |
PDF描述 |
|---|---|
| K4J55323QF-GC14 | 256Mbit GDDR3 SDRAM |
| K4J55323QF-GC15 | 256Mbit GDDR3 SDRAM |
| K4J55323QF-GC16 | 256Mbit GDDR3 SDRAM |
| K4J55323QF-GC20 | 256Mbit GDDR3 SDRAM |
| K4M51163LE | 8M x 16Bit x 4 Banks Mobile SDRAM in 54FBGA |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| K4J55323QF-GC14 | 制造商:SAMSUNG 制造商全稱:Samsung semiconductor 功能描述:256Mbit GDDR3 SDRAM |
| K4J55323QF-GC15 | 制造商:SAMSUNG 制造商全稱:Samsung semiconductor 功能描述:256Mbit GDDR3 SDRAM |
| K4J55323QF-GC16 | 制造商:SAMSUNG 制造商全稱:Samsung semiconductor 功能描述:256Mbit GDDR3 SDRAM |
| K4J55323QF-GC20 | 制造商:SAMSUNG 制造商全稱:Samsung semiconductor 功能描述:256Mbit GDDR3 SDRAM |
| K4J55323QG | 制造商:SAMSUNG 制造商全稱:Samsung semiconductor 功能描述:256Mbit GDDR3 SDRAM |
發(fā)布緊急采購，3分鐘左右您將得到回復。